| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第13-19页 |
| 1.1 选题背景与意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 国外研究现状 | 第14-16页 |
| 1.2.2 国内研究现状 | 第16-17页 |
| 1.3 本文主要工作 | 第17-18页 |
| 1.4 本文结构安排 | 第18-19页 |
| 第2章 固态硬盘SSD和LDPC码相关技术介绍 | 第19-30页 |
| 2.1 固态硬盘SSD概述 | 第19-20页 |
| 2.2 NAND Flash简介 | 第20-25页 |
| 2.2.1 NAND Flash基本结构 | 第20-21页 |
| 2.2.2 SLC与MLC两种类型NAND Flash | 第21-22页 |
| 2.2.3 NAND Flash信道模型介绍与错误描述 | 第22-25页 |
| 2.3 LDPC码概述 | 第25-29页 |
| 2.3.1 LDPC校验矩阵构造概述 | 第25-26页 |
| 2.3.2 LDPC译码算法概述 | 第26-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 权值更新的多比特翻转LDPC译码算法 | 第30-45页 |
| 3.1 前言 | 第30-32页 |
| 3.2 现有典型改进型WBF算法分析 | 第32-34页 |
| 3.3 Weighted Multiple Bits-Flipping (WMBF)算法 | 第34-41页 |
| 3.3.1 WMBF译码算法 | 第34-37页 |
| 3.3.2 WMBF算法α参数及译码复杂度分析 | 第37-39页 |
| 3.3.3 实验仿真结果与对比分析 | 第39-41页 |
| 3.4 WMBF译码器逻辑电路实现 | 第41-43页 |
| 3.5 本章小节 | 第43-45页 |
| 第4章 基于NAND Flash错误区间的WMBF译码算法 | 第45-61页 |
| 4.1 SLC-NAND Flash的DER-WMBF译码算法 | 第45-53页 |
| 4.1.1 SLC-NAND Flash主要错误区间DER | 第45-49页 |
| 4.1.2 SLC-DER-WMBF译码算法 | 第49-51页 |
| 4.1.3 SLC-DER-WMBF算法实验仿真 | 第51-53页 |
| 4.2 MLC-NAND Flash的DER-WMBF译码算法 | 第53-60页 |
| 4.2.1 MLC-NAND Flash主要错误区间DER | 第54-56页 |
| 4.2.2 MLC-DER-WMBF译码算法 | 第56-58页 |
| 4.2.3 MLC-DER-WMBF算法实验仿真 | 第58-60页 |
| 4.3 本章小节 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-68页 |
| 附录A 攻读学位期间所发表的学术论文 | 第68-69页 |
| 附录B 攻读学位期间所参与的科研项目 | 第69-70页 |
| 致谢 | 第70页 |
