| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-23页 |
| 1.1 研究背景 | 第12-16页 |
| 1.1.1 众核协处理器在高性能计算中的应用及其特点 | 第12-14页 |
| 1.1.2 众核协处理器面临的挑战和机遇 | 第14-15页 |
| 1.1.3 片上网络在众核协处理器中的应用 | 第15-16页 |
| 1.2 国内外的相关研究 | 第16-21页 |
| 1.2.1 多核处理器的体系结构 | 第16-18页 |
| 1.2.2 GPGPU的片上网络 | 第18-21页 |
| 1.3 研究内容 | 第21-23页 |
| 1.3.1 本文研究出发点 | 第21页 |
| 1.3.2 创新点 | 第21-23页 |
| 第二章 GPGPU体系结构与实验平台 | 第23-38页 |
| 2.1 GPGPU典型体系结构 | 第23-31页 |
| 2.1.1 GPGPU的起源与发展 | 第23-25页 |
| 2.1.2 商业化统一架构GPU体系结构的特点 | 第25-31页 |
| 2.2 GPGPU-Sim模拟平台 | 第31-37页 |
| 2.1.1 GPGPU-Sim软件模拟验证 | 第31-34页 |
| 2.1.2 基于WATTCH的GPGPU-Sim功耗模型 | 第34-37页 |
| 2.3 本章小结 | 第37-38页 |
| 第三章 面向GPGPU片上网络的高效动态虚通道划分机制 | 第38-54页 |
| 3.1 研究动机 | 第38-39页 |
| 3.2 自适应动态虚通道划分机制 | 第39-47页 |
| 3.2.1 路由算法分析 | 第39-41页 |
| 3.2.2 报文比例分析 | 第41-42页 |
| 3.2.3 动态采样设计 | 第42-43页 |
| 3.2.4 CDL模块设计 | 第43-45页 |
| 3.2.5 虚通道配置设计 | 第45-47页 |
| 3.3 实验与性能分析 | 第47-53页 |
| 3.3.1 采样时间设置 | 第48-49页 |
| 3.3.2 性能评估 | 第49-51页 |
| 3.3.3 功耗分析 | 第51-52页 |
| 3.3.4 虚通道数目的影响 | 第52-53页 |
| 3.3.5 硬件开销评估 | 第53页 |
| 3.4 本章小结 | 第53-54页 |
| 第四章 低开销无冲突回复网络设计 | 第54-70页 |
| 4.1 研究动机 | 第54-56页 |
| 4.2 冲突解决机制 | 第56-64页 |
| 4.2.1 子网划分 | 第56-57页 |
| 4.2.2 冲突判别以及授权信号传输 | 第57-60页 |
| 4.2.3 反馈信息以及授权信号信息位 | 第60页 |
| 4.2.4 授权判别模块 | 第60-62页 |
| 4.2.5 低开销路由器设计 | 第62-64页 |
| 4.3 实验结果分析 | 第64-69页 |
| 4.3.1 性能评估 | 第65-66页 |
| 4.3.2 面积和功耗评估 | 第66-69页 |
| 4.4 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-73页 |
| 5.1 工作总结 | 第70-71页 |
| 5.2 未来展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 作者在学期间取得的学术成果 | 第78页 |
