| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究背景以及意义 | 第10页 |
| 1.2 相关技术以及研究现状 | 第10-14页 |
| 1.3 课题研究的主要内容和成果 | 第14页 |
| 1.4 论文结构安排 | 第14-16页 |
| 第2章 直扩信号调制识别 | 第16-31页 |
| 2.1 通信信号调制原理 | 第16-21页 |
| 2.1.1 模拟调制原理 | 第16-18页 |
| 2.1.2 数字调制原理 | 第18-21页 |
| 2.2 调制识别原理 | 第21-24页 |
| 2.2.1 调制信号瞬时信息估计方法 | 第21-22页 |
| 2.2.2 相位转换 | 第22-24页 |
| 2.2.3 其他参数估计 | 第24页 |
| 2.3 特征参数 | 第24-28页 |
| 2.4 决策树分类过程 | 第28-29页 |
| 2.5 性能仿真 | 第29-30页 |
| 2.6 本章小结 | 第30-31页 |
| 第3章 直扩系统盲解扩盲解调 | 第31-48页 |
| 3.1 直接序列扩频通信原理 | 第31-32页 |
| 3.2 伪随机码编码与m序列 | 第32-34页 |
| 3.2.1 伪随机编码理论 | 第32-33页 |
| 3.2.2 m序列信号特点 | 第33-34页 |
| 3.3 基于延迟相关算法的伪码周期估计 | 第34-38页 |
| 3.4 含载波伪码波形及伪码同步点估计 | 第38-42页 |
| 3.4.1 信号矩阵的特征分解 | 第38-40页 |
| 3.4.2 直扩信号的特征分解 | 第40-42页 |
| 3.5 直扩信号的盲解扩盲解调 | 第42-46页 |
| 3.6 性能仿真 | 第46-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第4章 调制方式识别及扩频码周期估计硬件实现 | 第48-64页 |
| 4.1 通信信号处理平台硬件特点 | 第48-49页 |
| 4.1.1 TMS320C6713BDSP结构特点 | 第48页 |
| 4.1.2 Xilinx XC5VSX50T FPGA结构特点 | 第48-49页 |
| 4.2 硬件平台结构 | 第49-54页 |
| 4.2.1 系统电源模块 | 第49-50页 |
| 4.2.2 系统时钟模块 | 第50-51页 |
| 4.2.3 DSP系统模块 | 第51-53页 |
| 4.2.4 FPGA系统模块 | 第53-54页 |
| 4.3 硬件功能测试 | 第54-59页 |
| 4.3.1 ModelSim功能性仿真测试 | 第55-56页 |
| 4.3.2 AD数据采集验证 | 第56-58页 |
| 4.3.3 FPGA和DSP数据传输验证 | 第58-59页 |
| 4.4 软件功能测试 | 第59-60页 |
| 4.5 硬件仿真结果 | 第60-63页 |
| 4.5.1 信号调制样式识别结果 | 第60-62页 |
| 4.5.2 直扩信号伪码周期估计结果 | 第62-63页 |
| 4.6 本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-71页 |
| 致谢 | 第71页 |