Turbo码编译码器的研究与FPGA实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 Turbo码的研究背景和意义 | 第10-12页 |
| 1.2 Turbo码的研究现状与应用 | 第12-13页 |
| 1.3 本文研究的主要内容 | 第13-16页 |
| 第2章 Turbo码的基础理论 | 第16-38页 |
| 2.1 Turbo码编码器的工作原理 | 第16-21页 |
| 2.1.1 递归系统卷积码(RSC) | 第17-18页 |
| 2.1.2 交织器 | 第18-20页 |
| 2.1.3 删余矩阵 | 第20-21页 |
| 2.1.4 复接器 | 第21页 |
| 2.2 Turbo码译码器的工作原理 | 第21-26页 |
| 2.2.1 数据转换 | 第22-23页 |
| 2.2.2 解复接 | 第23页 |
| 2.2.3 分量译码器 | 第23-25页 |
| 2.2.4 解交织器 | 第25页 |
| 2.2.5 硬判决模块 | 第25-26页 |
| 2.3 Turbo码的译码算法 | 第26-36页 |
| 2.3.1 译码准则 | 第26-27页 |
| 2.3.2 MAP译码算法 | 第27-33页 |
| 2.3.3 Log-MAP译码算法 | 第33-34页 |
| 2.3.4 Max-Log-MAP译码算法 | 第34-35页 |
| 2.3.5 三种译码算法的比较 | 第35-36页 |
| 2.4 本章小结 | 第36-38页 |
| 第3章 Turbo码编译码器的设计与实现 | 第38-58页 |
| 3.1 总体方案设计 | 第38-42页 |
| 3.1.1 系统结构设计 | 第38-39页 |
| 3.1.2 参数设计 | 第39-40页 |
| 3.1.3 开发环境和工具软件 | 第40-42页 |
| 3.2 时钟和信源模块设计 | 第42-44页 |
| 3.2.1 时钟模块设计 | 第42-43页 |
| 3.2.2 信源模块 | 第43-44页 |
| 3.3 Turbo码编码器的设计 | 第44-49页 |
| 3.3.1 递归系统卷积码(RSC)模块设计 | 第44-45页 |
| 3.3.2 交织模块设计 | 第45-48页 |
| 3.3.3 删余矩阵模块设计 | 第48-49页 |
| 3.3.4 复接模块设计 | 第49页 |
| 3.4 Turbo码译码器的设计 | 第49-57页 |
| 3.4.1 数据转换模块设计 | 第50-51页 |
| 3.4.2 解复接模块设计 | 第51-52页 |
| 3.4.3 分量译码模块设计 | 第52-56页 |
| 3.4.4 解交织模块设计 | 第56页 |
| 3.4.5 硬判决模块设计 | 第56-57页 |
| 3.5 本章小结 | 第57-58页 |
| 第4章 Turbo码编译码器的仿真测试与结果分析 | 第58-82页 |
| 4.1 时钟和信源模块的仿真与结果分析 | 第58-59页 |
| 4.1.1 时钟模块的仿真 | 第58-59页 |
| 4.1.2 信源模块的仿真 | 第59页 |
| 4.2 Turbo码编码器的仿真与结果分析 | 第59-63页 |
| 4.2.1 递归系统卷积码(RSC)模块的仿真 | 第59-60页 |
| 4.2.2 交织模块的仿真与结果分析 | 第60-61页 |
| 4.2.3 删余矩阵的仿真与结果分析 | 第61-62页 |
| 4.2.4 复接模块的仿真与结果分析 | 第62-63页 |
| 4.3 Turbo码译码器的仿真与结果分析 | 第63-72页 |
| 4.3.1 数据转换模块 | 第63-64页 |
| 4.3.2 解复接模块 | 第64页 |
| 4.3.3 分量译码模块的仿真与结果分析 | 第64-70页 |
| 4.3.4 解交织模块的仿真与结果分析 | 第70-71页 |
| 4.3.5 硬判决模块的仿真与结果分析 | 第71-72页 |
| 4.4 系统整体设计的仿真与结果分析 | 第72-77页 |
| 4.4.1 Turbo码编码模块的仿真 | 第72-74页 |
| 4.4.2 Turbo码译码模块的仿真 | 第74-77页 |
| 4.5 系统的硬件测试与结果分析 | 第77-81页 |
| 4.5.1 系统综合仿真 | 第77-79页 |
| 4.5.2 硬件测试与结果分析 | 第79-81页 |
| 4.6 本章小结 | 第81-82页 |
| 结论 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 附录 | 第86-87页 |
| 致谢 | 第87-88页 |
| 作者简介 | 第88页 |
