| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文主要研究内容及论文结构 | 第11-12页 |
| 第2章 H.264 熵解码原理 | 第12-26页 |
| 2.1 语法元素及其分层结构 | 第12-13页 |
| 2.2 熵解码算法 | 第13-16页 |
| 2.2.1 指数哥伦布熵解码 | 第13-14页 |
| 2.2.2 CAVLC 熵解码 | 第14-16页 |
| 2.3 JM86 中熵解码分析 | 第16-20页 |
| 2.3.1 JM86 解码过程中的关键函数 | 第16-17页 |
| 2.3.2 JM86 中熵解码过程 | 第17-20页 |
| 2.4 码流中参数及残差系数比重分析 | 第20-24页 |
| 2.5 H.264 熵解码器结构 | 第24-25页 |
| 2.6 本章小结 | 第25-26页 |
| 第3章 码流解析单元设计 | 第26-37页 |
| 3.1 定长解码器和基于上下文变长解码器设计 | 第26-27页 |
| 3.2 首 1 检测单元设计 | 第27-28页 |
| 3.3 指数哥伦布解码器设计 | 第28页 |
| 3.4 CAVLC 解码器设计 | 第28-36页 |
| 3.4.1 CAVLC 控制状态机设计 | 第30页 |
| 3.4.2 coeff_token 解码器和 total_zeros 解码器设计 | 第30-33页 |
| 3.4.3 伪并行 level 解码器设计 | 第33-35页 |
| 3.4.4 RunBefore 解码器设计 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第4章 码流解析控制单元设计 | 第37-51页 |
| 4.1 码流缓冲单元设计 | 第37-38页 |
| 4.2 PC 计算单元 | 第38-40页 |
| 4.3 语法元素解析单元设计 | 第40-42页 |
| 4.4 码流控制状态机设计 | 第42-50页 |
| 4.5 本章小结 | 第50-51页 |
| 第5章 H.264 熵解码器验证及性能分析 | 第51-60页 |
| 5.1 测试向量提取 | 第51-52页 |
| 5.2 H.264 熵解码器验证 | 第52-57页 |
| 5.2.1 RTL 功能验证 | 第52-55页 |
| 5.2.2 FPGA 验证 | 第55-57页 |
| 5.3 性能分析 | 第57-58页 |
| 5.4 本章小结 | 第58-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |