| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 论文研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 ADC的性能指标 | 第10-12页 |
| 1.3.1 信噪比 | 第10页 |
| 1.3.2 无杂散动态范围 | 第10-11页 |
| 1.3.3 信噪失真比 | 第11页 |
| 1.3.4 有效位数 | 第11页 |
| 1.3.5 微分非线性 | 第11页 |
| 1.3.6 积分非线性 | 第11-12页 |
| 1.4 时间交织技术 | 第12-13页 |
| 1.4.1 直流偏移失配 | 第12-13页 |
| 1.4.2 增益失配 | 第13页 |
| 1.4.3 时序失配 | 第13页 |
| 1.5 并行结构ADC | 第13-14页 |
| 1.6 论文结构 | 第14-16页 |
| 第二章 相干光通信系统 | 第16-24页 |
| 2.1 16QAM光调制格式发送方案 | 第16-21页 |
| 2.1.1 基于4ASK的方形16QAM生成方案 | 第16-17页 |
| 2.1.2 发射机模型 | 第17-20页 |
| 2.1.3 仿真结果 | 第20-21页 |
| 2.2 16QAM光调制格式接收方案 | 第21-23页 |
| 2.2.1 零差相干检测系统 | 第21-22页 |
| 2.2.2 16QAM接收系统的OptiSystem实现 | 第22页 |
| 2.2.3 仿真结果 | 第22-23页 |
| 2.3 对高速ADC的要求 | 第23-24页 |
| 第三章 4bit 60GS/s ADC系统分析 | 第24-32页 |
| 3.1 系统结构 | 第24页 |
| 3.2 系统验证 | 第24-27页 |
| 3.2.1 时钟分布电路 | 第24-25页 |
| 3.2.2 采样保持电路 | 第25-26页 |
| 3.2.3 4bit Flash ADC | 第26页 |
| 3.2.4 多路复用器 | 第26-27页 |
| 3.3 仿真结果 | 第27-32页 |
| 第四章 ADC关键电路设计 | 第32-64页 |
| 4.1 采样保持电路 | 第32-44页 |
| 4.1.1 采样保持电路的主要结构 | 第32-34页 |
| 4.1.2 缓冲器设计 | 第34-37页 |
| 4.1.3 开关电路 | 第37-43页 |
| 4.1.4 THA仿真结果 | 第43-44页 |
| 4.2 差分参考电压阶梯 | 第44-50页 |
| 4.2.1 DRL主要结构 | 第45-47页 |
| 4.2.2 DRL设计 | 第47-50页 |
| 4.2.3 仿真结果 | 第50页 |
| 4.3 高速比较器 | 第50-53页 |
| 4.3.1 前置放大器 | 第50-51页 |
| 4.3.2 主从式D触发器 | 第51-53页 |
| 4.3.3 仿真结果 | 第53页 |
| 4.4 数字编码器 | 第53-59页 |
| 4.4.1 编码器结构选择 | 第53-55页 |
| 4.4.2 CML逻辑 | 第55-57页 |
| 4.4.3 仿真结果 | 第57-59页 |
| 4.5 时钟分布电路 | 第59-61页 |
| 4.5.1 AND设计 | 第60-61页 |
| 4.5.2 仿真结果 | 第61页 |
| 4.6 多路复用器 | 第61-64页 |
| 第五章 4bit 15GS/s Flash ADC版图设计与仿真测试 | 第64-78页 |
| 5.1 关键电路模块版图设计 | 第64-67页 |
| 5.1.1 THA版图 | 第64-65页 |
| 5.1.2 DRL版图 | 第65-66页 |
| 5.1.3 数字电路版图 | 第66-67页 |
| 5.2 电源和地线布局 | 第67-68页 |
| 5.3 仿真与测试方案 | 第68-76页 |
| 5.3.1 静态指标仿真与测试 | 第69-73页 |
| 5.3.2 动态指标仿真与测试 | 第73-76页 |
| 5.4 测试结果 | 第76-78页 |
| 第六章 总结 | 第78-80页 |
| 致谢 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 攻读硕士学位期间发表的论文 | 第86页 |