| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 论文研究背景 | 第7-8页 |
| 1.2 视频压缩算法硬化介绍 | 第8-10页 |
| 1.3 视频压缩算法硬化的国内外研究现状 | 第10页 |
| 1.4 本文主要研究内容 | 第10-12页 |
| 1.5 本文工作及论文结构 | 第12-13页 |
| 第二章 MPEG-4 视频压缩编码的基本原理及方法 | 第13-29页 |
| 2.1 视频压缩标准概述 | 第13-14页 |
| 2.2 视频压缩的基本原理 | 第14-18页 |
| 2.2.1 图像的色彩空间 | 第14-15页 |
| 2.2.2 视频的输入格式 | 第15-16页 |
| 2.2.3 MPEG-4 标准编码原理 | 第16-18页 |
| 2.3 压缩主要模块介绍 | 第18-27页 |
| 2.3.1 DCT | 第18-20页 |
| 2.3.2 量化 | 第20-21页 |
| 2.3.3 Zigzag 扫描 | 第21-22页 |
| 2.3.4 运动估计与运动补偿 | 第22-25页 |
| 2.3.5 熵编码 | 第25-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 基于 Handel-C 的算法硬化方法研究 | 第29-41页 |
| 3.1 Handel-C 高级硬件描述语言 | 第29页 |
| 3.2 Handel-C 的语法 | 第29-37页 |
| 3.2.1 Handel-C 的程序结构 | 第29-31页 |
| 3.2.2 Handel-C 的数据类型 | 第31-34页 |
| 3.2.3 Handel-C 的运算符 | 第34-35页 |
| 3.2.4 程序流控制语句 | 第35页 |
| 3.2.5 Handel-C 的时钟控制 | 第35-36页 |
| 3.2.6 Handel-C 中的子函数 | 第36-37页 |
| 3.3 Handel-C 的开发环境 | 第37-40页 |
| 3.3.1 DK 开发环境简介 | 第37-38页 |
| 3.3.2 Handel-C 工程的设计流程 | 第38-39页 |
| 3.3.3 Handel-C 工程的调试 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 MPEG-4 视频压缩算法硬化实现 | 第41-53页 |
| 4.1 整数 DCT 变换模块设计 | 第41-43页 |
| 4.2 量化模块设计 | 第43-44页 |
| 4.3 Zigzag 扫描模块设计 | 第44页 |
| 4.4 运动估计与运动补偿模块设计 | 第44-46页 |
| 4.5 熵编码模块设计 | 第46-50页 |
| 4.6 模块间的流水线设计 | 第50-52页 |
| 4.7 本章小结 | 第52-53页 |
| 第五章 视频压缩硬件 IP 核测试验证 | 第53-69页 |
| 5.1 FPGA 硬件开发平台 | 第53页 |
| 5.1.1 FPGA 开发平台 | 第53页 |
| 5.2 测试方案设计 | 第53-54页 |
| 5.3 SDRAM 控制 IP 核设计 | 第54-61页 |
| 5.4 VGA 接口设计 | 第61-65页 |
| 5.5 仿真测试与实验结果分析 | 第65-69页 |
| 5.5.1 SDRAM 测试 | 第65页 |
| 5.5.2 VGA 接口测试 | 第65-66页 |
| 5.5.3 压缩模块实验结果 | 第66-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 项目研究过程总结 | 第69-70页 |
| 6.2 研究成果及项目下一步深入研究方向 | 第70-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |