| 摘要 | 第11-13页 |
| Abstract | 第13-14页 |
| 第一章 绪论 | 第15-35页 |
| 1.1 研究背景 | 第15-21页 |
| 1.1.1 SRAM漏流功耗成为微处理器功耗的主要来源 | 第17-18页 |
| 1.1.2 可靠性设计是SRAM的主要挑战之一 | 第18-20页 |
| 1.1.3 低功耗与可靠性 | 第20-21页 |
| 1.2 低漏流功耗设计 | 第21-27页 |
| 1.2.1 漏流功耗的来源及低漏流优化层次 | 第21-22页 |
| 1.2.2 低漏流电路设计技术 | 第22-24页 |
| 1.2.3 电源门控设计的难点 | 第24-27页 |
| 1.3 纳米设计时代的可靠性挑战 | 第27-31页 |
| 1.3.1 老化机理 | 第27-30页 |
| 1.3.2 SRAM受BTI影响严重 | 第30-31页 |
| 1.4 本文主要工作 | 第31-32页 |
| 1.5 章节组织 | 第32-35页 |
| 第二章 SRAM概述 | 第35-51页 |
| 2.1 SRAM存储阵列的结构 | 第35-36页 |
| 2.2 SRAM单元及其基本操作 | 第36-39页 |
| 2.2.1 读操作 | 第37-38页 |
| 2.2.2 写操作 | 第38-39页 |
| 2.3 SRAM的评价机制 | 第39-45页 |
| 2.3.1 静态噪声容限 | 第40-41页 |
| 2.3.2 N形曲线图 | 第41-43页 |
| 2.3.3 读容限 | 第43-44页 |
| 2.3.4 写容限 | 第44-45页 |
| 2.4 低漏流SRAM设计 | 第45-49页 |
| 2.4.1 SRAM的漏流功耗 | 第45-46页 |
| 2.4.2 典型的低漏流SRAM电路 | 第46-49页 |
| 2.5 本章小结 | 第49-51页 |
| 第三章 一种低开销的电路重启动策略 | 第51-69页 |
| 3.1 电源门控电路重启动开销的来源 | 第51-52页 |
| 3.2 相关工作介绍 | 第52-54页 |
| 3.3 电荷共享实现策略及其模型 | 第54-57页 |
| 3.4 实验结果与分析 | 第57-66页 |
| 3.4.1 MCR管衬底连接方式对电路性能的影响 | 第61-62页 |
| 3.4.2 MCR管阈值电压对电路性能的影响 | 第62页 |
| 3.4.3 MCR管尺寸对电路性能的影响 | 第62-63页 |
| 3.4.4 温度对电路性能的影响 | 第63-64页 |
| 3.4.5 地线振荡比较 | 第64-66页 |
| 3.4.6 模型验证 | 第66页 |
| 3.5 本章小结 | 第66-69页 |
| 第四章 偏压不稳定性对电源门控SRAM的影响 | 第69-83页 |
| 4.1 研究背景及相关工作 | 第69-70页 |
| 4.2 信号概率和活动性概率(SPAP)模型 | 第70-73页 |
| 4.2.1 BTI分析模型 | 第70-71页 |
| 4.2.2 SPAP模型 | 第71-73页 |
| 4.3 BTI效应对电源门控SRAM的影响 | 第73-79页 |
| 4.3.1 电源门控SRAM结构 | 第73-74页 |
| 4.3.2 活跃态下的虚拟地线 | 第74-75页 |
| 4.3.3 读操作 | 第75-77页 |
| 4.3.4 写操作 | 第77-79页 |
| 4.4 体系结构级分析 | 第79-81页 |
| 4.4.1 假设的验证 | 第79-80页 |
| 4.4.2 体系结构级评估 | 第80-81页 |
| 4.5 本章小结 | 第81-83页 |
| 第五章 低振荡SRAM偏压不稳定性恢复电路设计 | 第83-101页 |
| 5.1 BTI效应的恢复 | 第83-87页 |
| 5.1.1 应力占空比对BTI效应的影响 | 第85-86页 |
| 5.1.2 栅极电压对BTI效应的影响 | 第86-87页 |
| 5.2 BTI恢复增强电路设计 | 第87-89页 |
| 5.2.1 应力减小技术 | 第87页 |
| 5.2.2 恢复增强技术 | 第87-89页 |
| 5.3 低振荡BTI恢复电路设计 | 第89-93页 |
| 5.4 低振荡BTI恢复电路性能分析 | 第93-99页 |
| 5.5 本章小结 | 第99-101页 |
| 第六章 结束语 | 第101-103页 |
| 6.1 工作总结 | 第101-102页 |
| 6.2 工作展望 | 第102-103页 |
| 致谢 | 第103-105页 |
| 参考文献 | 第105-117页 |
| 作者在学期间取得的学术成果 | 第117-118页 |