基于FPGA的高速数据回放系统设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题研究的背景以及意义 | 第10页 |
| ·本课题研究现状及趋势 | 第10-12页 |
| ·FPGA 介绍 | 第12-13页 |
| ·本课题研究内容 | 第13-14页 |
| 第二章 高速数据传输方式的研究 | 第14-28页 |
| ·RapidIO | 第14-20页 |
| ·RapidIO 体系结构 | 第14-15页 |
| ·RapidIO 互连结构 | 第15页 |
| ·RapidIO 传输操作 | 第15-16页 |
| ·用户逻辑层接口 | 第16-17页 |
| ·事务格式与类型 | 第17-20页 |
| ·RocketIO | 第20-23页 |
| ·RocketIO 特性 | 第21页 |
| ·输入时钟 | 第21-22页 |
| ·8B/10B 线路编码 | 第22-23页 |
| ·RocketIO 应用 | 第23页 |
| ·CPCI | 第23-27页 |
| ·CPCI 简介 | 第23页 |
| ·CPCI 总线的特点 | 第23-24页 |
| ·CPCI 总线信号 | 第24-26页 |
| ·CPCI 总线数据传输操作 | 第26页 |
| ·CPCI 总线的应用 | 第26-27页 |
| ·总结 | 第27-28页 |
| 第三章 硬件选型 | 第28-38页 |
| ·系统指标 | 第28页 |
| ·系统硬件架构 | 第28-29页 |
| ·存储介质选型 | 第29-32页 |
| ·存储介质的比较及选型 | 第29-31页 |
| ·NAND Flash 板介绍 | 第31-32页 |
| ·DAC 板介绍 | 第32-35页 |
| ·FPGA 选型 | 第33-34页 |
| ·DAC 芯片选型 | 第34-35页 |
| ·交换板介绍 | 第35-36页 |
| ·CPU 板 | 第36页 |
| ·总结 | 第36-38页 |
| 第四章 回放系统FPGA 程序设计 | 第38-56页 |
| ·PCI 模块 | 第38-39页 |
| ·RapidIO 模块 | 第39-44页 |
| ·门铃的发送 | 第40-44页 |
| ·数据的接收 | 第44页 |
| ·RocketIO 发送与接收模块 | 第44-46页 |
| ·RocketIO 发送模块 | 第45页 |
| ·RocketIO 接收模块 | 第45-46页 |
| ·配置模块 | 第46页 |
| ·时钟模块 | 第46-48页 |
| ·时钟选择 | 第46页 |
| ·AD9520 | 第46-47页 |
| ·DCM | 第47-48页 |
| ·回放控制模块 | 第48-51页 |
| ·缓存处理 | 第49页 |
| ·状态机设计 | 第49-51页 |
| ·DAC 接口模块 | 第51-55页 |
| ·数据处理 | 第52-53页 |
| ·同步设计 | 第53-55页 |
| ·总结 | 第55-56页 |
| 第五章 系统的工作流程以及测试 | 第56-60页 |
| ·系统配置 | 第56页 |
| ·初始化 | 第56-57页 |
| ·回放控制 | 第57页 |
| ·系统测试 | 第57-60页 |
| ·系统测试硬件平台 | 第57页 |
| ·回放的数据 | 第57-58页 |
| ·测试的结果 | 第58-60页 |
| 总结 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-63页 |
