| 摘要 | 第5-7页 |
| abstract | 第7-9页 |
| 缩略词表 | 第13-15页 |
| 第一章 绪论 | 第15-29页 |
| 1.1 研究工作的背景与意义 | 第15-25页 |
| 1.1.1 片上网络的产生与发展 | 第15-18页 |
| 1.1.2 片上网络的典型设计 | 第18-23页 |
| 1.1.3 片上网络容错设计研究的背景与发展 | 第23-25页 |
| 1.2 本文的主要创新点与贡献 | 第25-26页 |
| 1.3 本论文的结构安排 | 第26-29页 |
| 第二章 容错片上网络设计综述 | 第29-58页 |
| 2.1 故障建模 | 第29-40页 |
| 2.1.1 物理缺陷 | 第29-34页 |
| 2.1.1.1 粒子撞击 | 第29-30页 |
| 2.1.1.2 电磁串扰 | 第30-31页 |
| 2.1.1.3 老化 | 第31-33页 |
| 2.1.1.4 工艺误差 | 第33-34页 |
| 2.1.2 信号逻辑错误 | 第34-38页 |
| 2.1.2.1 从物理缺陷抽象到信号逻辑错误 | 第34-35页 |
| 2.1.2.2 瞬时故障、间歇故障和永久故障 | 第35-36页 |
| 2.1.2.3 信号逻辑错误的时域描述 | 第36-38页 |
| 2.1.2.4 信号逻辑错误的统计描述 | 第38页 |
| 2.1.3 片上网络行为异常 | 第38-39页 |
| 2.1.4 对物理缺陷、逻辑错误和行为异常建模的讨论 | 第39-40页 |
| 2.2 故障诊断方法 | 第40-45页 |
| 2.2.1 被动检测方法 | 第40-41页 |
| 2.2.2 主动测试方法 | 第41-43页 |
| 2.2.3 测试策略 | 第43-45页 |
| 2.3 故障恢复方法 | 第45-56页 |
| 2.3.1 硬件冗余 | 第45-50页 |
| 2.3.1.1 三模冗余 | 第46页 |
| 2.3.1.2 可重构路由器结构 | 第46-48页 |
| 2.3.1.3 容错路由算法 | 第48-50页 |
| 2.3.2 信息冗余 | 第50-54页 |
| 2.3.2.1 洪水路由 | 第51页 |
| 2.3.2.2 纠错编码 | 第51-54页 |
| 2.3.3 时间冗余 | 第54-56页 |
| 2.3.3.1 分割链路传输 | 第54页 |
| 2.3.3.2 重复操作 | 第54-55页 |
| 2.3.3.3 重传 | 第55-56页 |
| 2.4 本章小结 | 第56-58页 |
| 第三章 片上网络跨层容错方案的设计模型 | 第58-81页 |
| 3.1 故障诊断方法与故障恢复方法的总结 | 第58-60页 |
| 3.1.1 保护对象、故障类型与实施方法 | 第58-60页 |
| 3.1.2 面积开销、功耗开销和性能损失 | 第60页 |
| 3.2 片上网络容错方案跨层设计要点 | 第60-64页 |
| 3.2.1 故障信息的传递 | 第61-62页 |
| 3.2.2 故障诊断和恢复方法的控制权 | 第62-63页 |
| 3.2.3 容错方案的调度策略 | 第63-64页 |
| 3.3 容错方案跨层设计模型 | 第64-69页 |
| 3.3.1 设计模型及设计流程 | 第65-67页 |
| 3.3.2 现有跨层容错方案的解析 | 第67-69页 |
| 3.4 应用示例 | 第69-80页 |
| 3.4.1 片上网络与故障场景设定 | 第70-71页 |
| 3.4.2 容错方案设计 | 第71-74页 |
| 3.4.3 短持续时间故障场景的仿真结果 | 第74-76页 |
| 3.4.4 长持续时间故障场景的仿真结果 | 第76-79页 |
| 3.4.5 永久故障场景的仿真结果 | 第79-80页 |
| 3.5 本章小结 | 第80-81页 |
| 第四章 片上网络纠错编码使用方法优化研究 | 第81-108页 |
| 4.1 纠错编码对片上网络可靠性的影响 | 第81-87页 |
| 4.1.1 纠错编码的一般模型 | 第81-83页 |
| 4.1.2 纠错编码在片上网络中的使用 | 第83-87页 |
| 4.2 受纠错编码保护的数据通路的可靠性模型 | 第87-95页 |
| 4.2.1 干扰模型基本运算 | 第88-90页 |
| 4.2.2 负载信息的可靠性模型 | 第90-93页 |
| 4.2.3 路由信息的可靠性模型 | 第93-95页 |
| 4.3 信息可靠性的数值计算和分析 | 第95-105页 |
| 4.3.1 计算场景与参数设置 | 第96-98页 |
| 4.3.2 负载信息可靠性计算结果与分析 | 第98-103页 |
| 4.3.3 路由信息可靠性计算结果与分析 | 第103-105页 |
| 4.4 纠错编码使用方法的分析结论与应用 | 第105-107页 |
| 4.5 本章小结 | 第107-108页 |
| 第五章 最小化性能损失的在线测试策略 | 第108-132页 |
| 5.1 周期性BIST测试频率对于系统可靠性和性能的影响 | 第108-110页 |
| 5.1.1 测试频率对可靠性的影响 | 第108-109页 |
| 5.1.2 测试频率对系统性能的影响 | 第109-110页 |
| 5.2 ESYTest测试策略设计 | 第110-117页 |
| 5.2.1 数据通路测试方案 | 第111-113页 |
| 5.2.2 控制逻辑测试方案 | 第113-114页 |
| 5.2.3 测试方案时序控制 | 第114-117页 |
| 5.3 ESYTest可重构路由器结构设计 | 第117-120页 |
| 5.3.1 数据通路测试时的路由器结构 | 第117-118页 |
| 5.3.2 控制逻辑测试时的路由器结构 | 第118页 |
| 5.3.3 路由器间同步信号 | 第118-120页 |
| 5.4 ESYTest全连通自适应路由算法 | 第120-125页 |
| 5.4.1 路由规则 | 第121-123页 |
| 5.4.2 无死锁证明 | 第123-125页 |
| 5.5 仿真结果及分析 | 第125-130页 |
| 5.5.1 比较组设置 | 第125-126页 |
| 5.5.2 网络性能仿真与分析 | 第126-128页 |
| 5.5.3 片上系统性能仿真与分析 | 第128-130页 |
| 5.5.4 硬件开销 | 第130页 |
| 5.6 本章小结 | 第130-132页 |
| 第六章 全文总结与展望 | 第132-134页 |
| 6.1 全文总结 | 第132-133页 |
| 6.2 后续工作展望 | 第133-134页 |
| 致谢 | 第134-135页 |
| 参考文献 | 第135-149页 |