| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 第1章 引言 | 第11-17页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 本课题研究意义 | 第12-13页 |
| 1.3 国内外研究现状 | 第13-15页 |
| 1.4 课题的主要工作和内容安排 | 第15-17页 |
| 1.4.1 本文研究内容 | 第15页 |
| 1.4.2 论文章节安排 | 第15-17页 |
| 第2章 单粒子效应概述及对SRAM存储器的影响 | 第17-22页 |
| 2.1 单粒子效应概述 | 第17页 |
| 2.2 空间辐射环境简介 | 第17页 |
| 2.3 单粒子效应分类 | 第17-18页 |
| 2.4 SRAM存储器工作原理 | 第18-20页 |
| 2.4.1 SRAM存储器内部结构及工作原理 | 第18-19页 |
| 2.4.2 SRAM存储器读写工作时序 | 第19-20页 |
| 2.5 单粒子效应对SRAM存储器的影响 | 第20-22页 |
| 第3章 SRAM存储器抗单粒子效应自纠正技术方案设计与工作原理 | 第22-32页 |
| 3.1 SRAM存储器抗单粒子效应自纠正技术方案设计思路 | 第22-23页 |
| 3.2 TMRController_VDel与TMRController_VClk设计 | 第23-27页 |
| 3.2.1 TMRController_VDel与TMRController_VClk的工作原理 | 第23-25页 |
| 3.2.2 TMRController_VDel与TMRController_VClk写操作时序 | 第25页 |
| 3.2.3 TMRController_VDel与TMRController_VClk的读操作时序 | 第25-27页 |
| 3.3 TriSRAM新型SRAM存储器的设计 | 第27-31页 |
| 3.3.1 TriSRAM新型SRAM存储器的工作原理 | 第27-29页 |
| 3.3.2 TriSRAM新型SRAM存储器的写操作时序 | 第29-30页 |
| 3.3.3 TriSRAM新型SRAM存储器的读操作时序 | 第30-31页 |
| 3.4 三个解决方案的对比与分析 | 第31-32页 |
| 第4章 SRAM存储器抗单粒子效应自纠正技术方案开发与实现 | 第32-102页 |
| 4.1 TMRController_VDel的实现 | 第32-59页 |
| 4.1.1 TMRController_VDel的总体结构 | 第32-34页 |
| 4.1.2 地址计算模块——AddrCalModal | 第34-35页 |
| 4.1.3 写信号延时模块——WELDelayMoDal | 第35-36页 |
| 4.1.4 写时序模块——WriteTimingModal | 第36-38页 |
| 4.1.5 写地址模块——WriteAddrModal | 第38-40页 |
| 4.1.6 读延时信号延时模块——OELDelayModal | 第40-41页 |
| 4.1.7 读时序模块——ReadTimingModal | 第41-43页 |
| 4.1.8 读地址模块——ReadAddrModal | 第43-45页 |
| 4.1.9 多数表决模块——MajorityVoterModal | 第45-48页 |
| 4.1.10 纠错时序模块——Re WriteTimingModal | 第48-50页 |
| 4.1.11 纠错地址模块——Re WriteAddrModal | 第50-52页 |
| 4.1.12 方案总体流程分析 | 第52-59页 |
| 4.2 TMRController_VClk的实现 | 第59-74页 |
| 4.2.1 TMRController_VClk的总体结构 | 第59-60页 |
| 4.2.2 顶层模块——SelfCorrectionController_VClk | 第60-61页 |
| 4.2.3 写操作模块——WriteModule | 第61-64页 |
| 4.2.4 读操作模块——ReadModule | 第64-68页 |
| 4.2.5 方案总体流程分析 | 第68-74页 |
| 4.3 TriSRAM存储器的实现 | 第74-102页 |
| 4.3.1 TriSRAM的总体结构 | 第74-76页 |
| 4.3.2 模式选择模块——ModeSelModule | 第76-78页 |
| 4.3.3 读信号延时模块——OELDelayModule | 第78-79页 |
| 4.3.4 控制信号生成模块——CtrlSignalModule | 第79-80页 |
| 4.3.5 数据流向控制模块——DataflowModule | 第80-83页 |
| 4.3.6 多数表决模块——MajorityVoterModule | 第83-87页 |
| 4.3.7 方案总体流程分析 | 第87-102页 |
| 第5章 测试系统设计及解决方案的测试与验证 | 第102-135页 |
| 5.1 仿真验证 | 第102-117页 |
| 5.1.1 TMRController_VDel仿真测试 | 第102-109页 |
| 5.1.2 TMRController_VClk仿真测试 | 第109-112页 |
| 5.1.3 TriSRAM仿真测试 | 第112-117页 |
| 5.2 硬件测试 | 第117-135页 |
| 5.2.1 硬件测试系统设计思路 | 第117-118页 |
| 5.2.2 硬件测试系统电路设计 | 第118-122页 |
| 5.2.3 测试系统通信协议 | 第122-123页 |
| 5.2.4 测试系统软件设计 | 第123-125页 |
| 5.2.5 测试流程 | 第125-127页 |
| 5.2.6 测试结果 | 第127-135页 |
| 结论 | 第135-136页 |
| 致谢 | 第136-140页 |
| 参考文献 | 第140-142页 |
| 攻读学位期间取得学术成果 | 第142页 |
