| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 研究背景 | 第8-10页 |
| 1.1.1 研究意义 | 第8-9页 |
| 1.1.2 国内外研究现状 | 第9-10页 |
| 1.2 本文主要内容与创新点 | 第10-11页 |
| 第2章 冗余技术 | 第11-17页 |
| 2.1 双机热备冗余技术 | 第11-13页 |
| 2.1.1 双机热备冗余技术结构 | 第11-12页 |
| 2.1.2 双机热备冗余技术运行原理 | 第12-13页 |
| 2.2 三中取二冗余技术 | 第13-14页 |
| 2.2.1 三中取二冗余技术结构 | 第13-14页 |
| 2.2.2 三中取二冗余技术运行原理 | 第14页 |
| 2.3 二乘二取二冗余技术 | 第14-16页 |
| 2.3.1 二乘二取二冗余技结构 | 第15页 |
| 2.3.2 二乘二取二冗余技术运行原理 | 第15-16页 |
| 2.3.3 选取二乘二取二的原因 | 第16页 |
| 2.4 本章小结 | 第16-17页 |
| 第3章 系统处理器 | 第17-26页 |
| 3.1 选择系统处理器 | 第17-19页 |
| 3.2 STM32芯片 | 第19-24页 |
| 3.2.1 STM32介绍 | 第20-21页 |
| 3.2.2 STM32F1内部结构 | 第21-22页 |
| 3.2.3 STM32F1功能特点 | 第22-24页 |
| 3.3 开发环境KEIL UVISION4 | 第24-25页 |
| 3.4 本章小结 | 第25-26页 |
| 第4章 基于STM32的二乘二取二安全系统设计 | 第26-42页 |
| 4.1 系统结构设计 | 第26-28页 |
| 4.2 子模块详细设计 | 第28-37页 |
| 4.2.1 CPU模块 | 第28-32页 |
| 4.2.2 通信模块 | 第32-35页 |
| 4.2.3 采集模块 | 第35页 |
| 4.2.4 驱动模块 | 第35-36页 |
| 4.2.5 网络接口模块 | 第36页 |
| 4.2.6 电源模块 | 第36-37页 |
| 4.3 系间同步设计 | 第37-39页 |
| 4.4 系间倒机设计 | 第39-41页 |
| 4.5 本章总结 | 第41-42页 |
| 第5章 基于STM32的二乘二取二安全系统故障分析 | 第42-50页 |
| 5.1 系统故障类型分析 | 第42-44页 |
| 5.2 故障的防护与处理方法 | 第44-48页 |
| 5.3 本章总结 | 第48-50页 |
| 第6章 基于STM32的二乘二取二安全系统实现 | 第50-57页 |
| 6.1 数据结构的设计与实现 | 第50-53页 |
| 6.1.1 缓存数据结构的设计与实现 | 第50-53页 |
| 6.1.2 表结构的设计与实现 | 第53页 |
| 6.2 CPU模块的实现与实验 | 第53-55页 |
| 6.3 二乘二取二冗余结构的设计与实现 | 第55-56页 |
| 6.4 本章小结 | 第56-57页 |
| 第7章 总结与展望 | 第57-59页 |
| 7.1 总结 | 第57页 |
| 7.2 展望 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-62页 |
| 附录1 攻读硕士学位期间发表的论文 | 第62-63页 |
| 附录2 主要英文缩写语对照表 | 第63页 |