宽带接收机中的非均匀采样技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.2.1 非均匀采样技术研究现状 | 第16-17页 |
| 1.2.2 压缩感知研究现状 | 第17-18页 |
| 1.3 论文的主要内容及结构安排 | 第18-21页 |
| 第二章 压缩感知理论及非均匀采样硬件模型 | 第21-35页 |
| 2.1 压缩感知基础 | 第21-26页 |
| 2.1.1 压缩感知基本原理 | 第21-22页 |
| 2.1.2 信号的稀疏表示 | 第22-24页 |
| 2.1.3 观测矩阵的设计 | 第24-25页 |
| 2.1.4 信号重构 | 第25-26页 |
| 2.2 非均匀采样基础理论 | 第26-30页 |
| 2.2.1 均匀采样理论基础 | 第26-27页 |
| 2.2.2 非均匀采样信号的基本理论 | 第27-30页 |
| 2.3 非均匀采样器(NUS)采样模型 | 第30-32页 |
| 2.4 OMP算法 | 第32-34页 |
| 2.4.1 OMP算法概念 | 第32-33页 |
| 2.4.2 OMP算法的基本步骤 | 第33-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 非均匀采样平台的硬件设计 | 第35-49页 |
| 3.1 非均匀采样平台组成结构 | 第35-36页 |
| 3.2 非均匀时钟设计与仿真 | 第36-41页 |
| 3.2.1 非均匀时钟的设计 | 第36-38页 |
| 3.2.2 非均匀时钟性能仿真 | 第38-41页 |
| 3.3 主要硬件器件选择 | 第41-48页 |
| 3.3.1 ADC芯片选型 | 第41-42页 |
| 3.3.2 FPGA芯片选型 | 第42-43页 |
| 3.3.3 采样保持芯片选择 | 第43-46页 |
| 3.3.4 时钟芯片选择 | 第46-47页 |
| 3.3.5 DSP芯片选择 | 第47-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第四章 非均匀采样平台的硬件实现 | 第49-63页 |
| 4.1 时钟产生模块 | 第49-57页 |
| 4.1.1 非均匀时钟的实现 | 第49-50页 |
| 4.1.2 GTH接口介绍 | 第50-55页 |
| 4.1.3 非均匀时钟的生成 | 第55-57页 |
| 4.2 采样保持模块 | 第57-58页 |
| 4.3 数据采集模块 | 第58-62页 |
| 4.3.1 EV10AQ190工作模式模块介绍 | 第58-60页 |
| 4.3.2 EV10AQ190内部ADC校准 | 第60-61页 |
| 4.3.3 数据采集 | 第61-62页 |
| 4.4 芯片配置过程 | 第62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 实验测试及结果分析 | 第63-75页 |
| 5.1 非均匀采样平台的硬件调试 | 第63-66页 |
| 5.1.1 电源模块检测 | 第64页 |
| 5.1.2 FPGA与DSP程序的调试 | 第64页 |
| 5.1.3 ADC芯片调试 | 第64-66页 |
| 5.2 实验测试结果分析 | 第66-73页 |
| 5.2.1 单频正弦信号测试 | 第67-68页 |
| 5.2.2 多频正弦信号测试 | 第68-70页 |
| 5.2.3 脉冲信号测试 | 第70-72页 |
| 5.2.4 杂散抑制测试 | 第72-73页 |
| 5.3 本章小结 | 第73-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83-84页 |
