| 图表索引 | 第4-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章 引言 | 第8-13页 |
| 1.1 无线网络安全标准简介 | 第8-10页 |
| 1.2 802.111以及WAPI标准的实现方案及其目标 | 第10-12页 |
| 1.3 论文的内容和章节安排 | 第12-13页 |
| 第二章 面向无线安全的多核SOC平台整体架构及其功能模块划分 | 第13-27页 |
| 2.1 传统的面向无线安全的SoC平台 | 第13-15页 |
| 2.2 本文提出的面向无线安全的多核SoC平台架构 | 第15-17页 |
| 2.3 多核SOC平台采用的两种总线规范 | 第17-24页 |
| 2.3.1 AMBA~(TM)总线简介 | 第17-21页 |
| 2.3.2 WISHBONE总线简介 | 第21-24页 |
| 2.3.3 两种总线规范的比较 | 第24页 |
| 2.4 启动程序"BOOT-LOAD"的设计 | 第24-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 基于IP核复用的安全处理器 | 第27-51页 |
| 3.1 基于IP核复用的安全处理器的架构 | 第27-28页 |
| 3.2 安全处理器中的任务通道 | 第28-31页 |
| 3.3 安全处理器所使用的ECCIP核 | 第31-41页 |
| 3.3.1 ECC算法概述 | 第31-32页 |
| 3.3.2 双域模乘模除器算法改进 | 第32-35页 |
| 3.3.3 双域模乘模除器的硬件实现 | 第35-37页 |
| 3.3.4 ECC IP核的整体结构 | 第37-38页 |
| 3.3.5 ECC IP核的性能指标 | 第38-41页 |
| 3.4 安全处理器所使用的AES IP核 | 第41-45页 |
| 3.4.1 AES算法 | 第41页 |
| 3.4.2 CCMP安全机制中用到的AES的工作模式 | 第41-43页 |
| 3.4.3 AES IP核的硬件实现 | 第43-44页 |
| 3.4.4 AES IP核的性能指标 | 第44-45页 |
| 3.5 安全处理器所使用的HASH IP核 | 第45-49页 |
| 3.5.1 SHA-1&MD5安全散列算法 | 第45-47页 |
| 3.5.2 HASH IP核的硬件实现 | 第47-49页 |
| 3.5.3 HASH IP核的性能指标 | 第49页 |
| 3.6 本章小结 | 第49-51页 |
| 第四章 基于多个安全处理器的多核SOC平台整体架构及系统级评估方案 | 第51-61页 |
| 4.1 ΜCOS Ⅱ操作系统在ARM平台上的移植 | 第52-56页 |
| 4.1.1 μCOS Ⅱ操作系统简介 | 第52-53页 |
| 4.1.2 μCOS Ⅱ操作系统在ARM平台上的移植 | 第53-56页 |
| 4.2 基于嵌入式操作系统的系统级评估方案及性能指标 | 第56-60页 |
| 4.2.1 双核单任务系统的评估方案与性能指标 | 第56-58页 |
| 4.2.2 多核多任务系统的评估方案及性能指标 | 第58-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第五章 面向无线安全的多核SOC芯片的功能验证与测试 | 第61-69页 |
| 5.1 软硬件的联合调试和验证 | 第61-62页 |
| 5.2 芯片测试 | 第62-68页 |
| 5.2.1 测试环境 | 第63-64页 |
| 5.2.2 USB2.0功能测试 | 第64-65页 |
| 5.2.3 ECDSA签名的生成 | 第65-66页 |
| 5.2.4 ECDSA签名的验证 | 第66-67页 |
| 5.2.5 CCMP加解密的验证 | 第67-68页 |
| 5.2.6 安全处理器中各个加密模块的成本及芯片的总体功耗 | 第68页 |
| 5.3 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 硕士学习期间录用和发表的学术论文 | 第74-75页 |
| 致谢 | 第75-76页 |
