块浮点脉冲压缩及其关键IP核的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 块浮点数据的研究现状 | 第16页 |
| 1.3 论文主要工作及内容安排 | 第16-19页 |
| 第二章 数字脉冲压缩和块浮点数据的原理 | 第19-31页 |
| 2.1 脉冲压缩的理论基础及其实现方法 | 第19-23页 |
| 2.1.1 脉冲压缩的理论基础 | 第19-20页 |
| 2.1.2 数字脉冲压缩的硬件结构分析 | 第20-23页 |
| 2.2 FFT/IFFT算法的原理 | 第23-25页 |
| 2.3 块浮点数据格式及其硬件实现原理 | 第25-29页 |
| 2.3.1 三种硬件实现的数据格式的介绍 | 第25-28页 |
| 2.3.2 块浮点数据的硬件实现方法 | 第28-29页 |
| 2.4 本章小节 | 第29-31页 |
| 第三章 块浮点FFT/IFFT的RTL设计 | 第31-49页 |
| 3.1 FFT/IFFT基本实现方法分析 | 第31-32页 |
| 3.2 块浮点FFT/IFFT的系统规划与设计 | 第32-36页 |
| 3.2.1 FFT/IFFT电路结构的优化 | 第33-35页 |
| 3.2.2 数据位宽的选择 | 第35页 |
| 3.2.3 FFT/IFFT的单元划分 | 第35-36页 |
| 3.3 块浮点FFT/IFFT各单元的设计 | 第36-47页 |
| 3.3.1 输入选择单元的设计 | 第36-40页 |
| 3.3.2 运算存储单元的设计 | 第40-44页 |
| 3.3.3 输出数据选择单元的设计 | 第44-47页 |
| 3.4 本章小节 | 第47-49页 |
| 第四章 块浮点脉冲压缩处理器的RTL设计 | 第49-57页 |
| 4.1 块浮点脉冲压缩的系统规划 | 第49-54页 |
| 4.1.1 四通路脉冲压缩的实现方法 | 第49-51页 |
| 4.1.2 四通路脉冲压缩的系统规划 | 第51-54页 |
| 4.2 四通路脉冲压缩各单元的设计 | 第54-55页 |
| 4.2.1 输入数据单元 | 第54页 |
| 4.2.2 四路匹配相乘单元的设计 | 第54-55页 |
| 4.3 本章小结 | 第55-57页 |
| 第五章 块浮点脉冲压缩的验证 | 第57-71页 |
| 5.1 脉冲压缩功能的验证 | 第57-63页 |
| 5.1.1 块浮点FFT的功能验证 | 第57-59页 |
| 5.1.2 块浮点IFFT的功能验证 | 第59-61页 |
| 5.1.3 脉冲压缩整体功能的验证 | 第61-63页 |
| 5.2 脉冲压缩系统的性能分析 | 第63-66页 |
| 5.2.1 脉冲压缩系统的延时分析 | 第63-64页 |
| 5.2.2 脉冲压缩的数据精度分析 | 第64-66页 |
| 5.3 脉冲压缩的FPGA验证 | 第66页 |
| 5.4 脉冲压缩的逻辑综合 | 第66-67页 |
| 5.5 脉冲压缩的形式验证 | 第67-68页 |
| 5.6 脉冲压缩的静态时序分析 | 第68页 |
| 5.7 本章小结 | 第68-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 工作总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
