基于多核DSP的LTE基带接收链路并行化研究与实现
| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 注释表 | 第13-15页 |
| 第1章 绪论 | 第15-21页 |
| 1.1 课题研究背景及意义 | 第15-16页 |
| 1.2 课题研究现状 | 第16-18页 |
| 1.3 论文主要内容 | 第18-19页 |
| 1.4 论文组织结构 | 第19-21页 |
| 第2章 软硬件平台介绍 | 第21-29页 |
| 2.1 硬件平台介绍 | 第21-23页 |
| 2.1.1 ICT-BBUH1000基带板卡 | 第21页 |
| 2.1.2 TMS320TCI6618多核DSP | 第21-23页 |
| 2.2 软件平台介绍 | 第23-28页 |
| 2.2.1 编译环境及方法 | 第23-25页 |
| 2.2.2 存储及数据管理 | 第25-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第3章 LTE基带接收链路概述 | 第29-35页 |
| 3.1 LTE上行物理层关键技术 | 第29-32页 |
| 3.1.1 帧结构和时频资源 | 第29-31页 |
| 3.1.2 OFDM和SC-FDMA技术 | 第31-32页 |
| 3.2 LTE上行物理信道和信号 | 第32-33页 |
| 3.3 PUSCH接收端流程 | 第33-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 PUSCH接收链路模块分析与优化 | 第35-61页 |
| 4.1 模块优化方法概述 | 第35-39页 |
| 4.1.1 VLIW和SIMD混合法 | 第35-37页 |
| 4.1.2 EDMA3快速数据搬移法 | 第37-39页 |
| 4.1.3 硬件加速器 | 第39页 |
| 4.1.4 查表法 | 第39页 |
| 4.2 模块分析与优化 | 第39-57页 |
| 4.2.1 前端处理 | 第39-41页 |
| 4.2.2 信道估计和均衡 | 第41-43页 |
| 4.2.3 软解调 | 第43-46页 |
| 4.2.4 解加扰 | 第46-47页 |
| 4.2.5 解交织复用 | 第47-49页 |
| 4.2.6 解速率匹配 | 第49-53页 |
| 4.2.7 Turbo译码 | 第53-55页 |
| 4.2.8 CRC校验 | 第55-57页 |
| 4.3 模块优化效果评估 | 第57-59页 |
| 4.4 本章小结 | 第59-61页 |
| 第5章 PUSCH接收链路并行结构设计与实现 | 第61-77页 |
| 5.1 多核并行结构设计概述 | 第61-65页 |
| 5.1.1 多核并行结构设计基本原则 | 第61-62页 |
| 5.1.2 多核并行任务划分 | 第62-63页 |
| 5.1.3 多核并行结构分析 | 第63-65页 |
| 5.2 核间通信 | 第65-67页 |
| 5.2.1 IPC Notify | 第65-67页 |
| 5.2.2 Semaphore | 第67页 |
| 5.3 PUSCH接收链路多核并行结构设计与实现 | 第67-70页 |
| 5.3.1 PUSCH接收链路并行性分析 | 第67-68页 |
| 5.3.2 PUSCH接收链路多核并行结构搭建 | 第68-70页 |
| 5.4 PUSCH接收链路并行结构设计 | 第70-72页 |
| 5.5 性能分析 | 第72-76页 |
| 5.5.1 处理效率 | 第72-74页 |
| 5.5.2 内存使用率 | 第74-75页 |
| 5.5.3 加速比与并行效率 | 第75-76页 |
| 5.6 本章小结 | 第76-77页 |
| 第6章总结与展望 | 第77-79页 |
| 6.1 工作总结 | 第77页 |
| 6.2 未来展望 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 致谢 | 第81-82页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第82页 |
