包络跟踪功率放大器的数字预失真平台研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9页 |
| 1.2 包络跟踪功率放大器及数字预失真技术原理 | 第9-11页 |
| 1.2.1 包络跟踪(ET)功率放大器 | 第9-10页 |
| 1.2.2 数字预失真技术(DPD) | 第10-11页 |
| 1.3 数字预失真平台研究现状 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 第二章 数字预失真平台基本理论 | 第13-21页 |
| 2.1 数字预失真平台设计原理 | 第13页 |
| 2.2 数字预失真平台发射链路基本结构 | 第13-15页 |
| 2.2.1 超外差发射机 | 第13-14页 |
| 2.2.2 零中频发射机 | 第14-15页 |
| 2.2.3 数字中频发射机 | 第15页 |
| 2.3 数字预失真平台接收链路基本结构 | 第15-17页 |
| 2.3.1 超外差接收机 | 第15-16页 |
| 2.3.2 零中频接收机 | 第16页 |
| 2.3.3 数字中频接收机 | 第16-17页 |
| 2.4 数字预失真平台相关技术指标 | 第17-19页 |
| 2.4.1 误差向量幅度(EVM) | 第17-19页 |
| 2.4.2 无杂散动态范围(SFDR) | 第19页 |
| 2.4.3 邻信道功率泄漏比(ACLR) | 第19页 |
| 2.5 本章小结 | 第19-21页 |
| 第三章 数字预失真平台系统整体方案设计 | 第21-27页 |
| 3.1 系统框架与结构综合设计 | 第21-23页 |
| 3.2 发射链路器件选型以及链路预算 | 第23-24页 |
| 3.3 接收链路器件选型以及链路预算 | 第24-25页 |
| 3.4 本章小结 | 第25-27页 |
| 第四章 数字预失真平台各模块设计 | 第27-53页 |
| 4.1 发射链路设计 | 第27-34页 |
| 4.1.1 数模转换模块设计 | 第27-30页 |
| 4.1.2 正交调制器模块设计 | 第30-34页 |
| 4.2 接收链路设计 | 第34-42页 |
| 4.2.1 正交解调模块设计 | 第34-36页 |
| 4.2.2 可变增益放大器模块设计 | 第36-37页 |
| 4.2.3 模数转换模块设计 | 第37-42页 |
| 4.3 采样时钟分配模块设计 | 第42-47页 |
| 4.4 宽带本振源模块设计 | 第47-49页 |
| 4.5 PCB设计 | 第49-52页 |
| 4.5.1 电源设计 | 第49-50页 |
| 4.5.2 接地设计 | 第50-51页 |
| 4.5.3 信号线设计 | 第51-52页 |
| 4.6 本章小结 | 第52-53页 |
| 第五章 系统测试结果与分析 | 第53-61页 |
| 5.1 发射链路EVM测试 | 第53-55页 |
| 5.2 发射链路ACLR测试 | 第55-57页 |
| 5.3 接收链路SFDR测试 | 第57-58页 |
| 5.4 回环链路EVM测试 | 第58-59页 |
| 5.5 回环链路ACLR测试 | 第59-60页 |
| 5.6 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 总结 | 第61页 |
| 6.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者简介 | 第69页 |
