摘要 | 第4-5页 |
Abstract | 第5-6页 |
第1章 绪论 | 第10-14页 |
1.1 课题研究的背景和意义 | 第10页 |
1.2 导航接收机技术的国内现状 | 第10-12页 |
1.2.1 低中档导航接收机的硬件组成 | 第11-12页 |
1.2.2 高档导航接收机的硬件组成 | 第12页 |
1.3 研究内容 | 第12-14页 |
第2章 导航接收机硬件平台关键芯片的选取 | 第14-18页 |
2.1 Cortex-A8 AM3354芯片的选取 | 第14-15页 |
2.2 FPGA Vierex-5 芯片的选取 | 第15页 |
2.3 系统电源芯片的选取 | 第15-16页 |
2.4 DDR芯片的选取 | 第16-17页 |
2.5 本章小结 | 第17-18页 |
第3章 导航接收机硬件平台设计方案 | 第18-22页 |
3.1 硬件平台设计思路 | 第18-19页 |
3.2 导航接收机工作原理 | 第19页 |
3.3 导航接收机硬件设计方案 | 第19-21页 |
3.4 本章小结 | 第21-22页 |
第4章 基于ARM和FPGA导航接收机的硬件设计 | 第22-48页 |
4.1 射频电路设计 | 第22-23页 |
4.1.1 功率分配器和滤波器电路具体设计 | 第22页 |
4.1.2 射频电路具体设计 | 第22-23页 |
4.2 AD转换电路设计 | 第23-24页 |
4.3 ARM电源设计 | 第24-28页 |
4.3.1 TPS65217C电源分配 | 第24-25页 |
4.3.2 TPS65217C设计 | 第25-26页 |
4.3.3 TPS65217C和AM3354之间的连接 | 第26-27页 |
4.3.4 TPS65217C上电步骤 | 第27页 |
4.3.5 支持功耗模式 | 第27-28页 |
4.4 FPGA电源设计 | 第28-30页 |
4.4.1 FPGA电源设计方案 | 第28页 |
4.4.2 过流保护和过热保护 | 第28页 |
4.4.3 上电顺序控制 | 第28-29页 |
4.4.4 LTC3616IUDD电路设计 | 第29页 |
4.4.5 LT3976EUDD电路设计 | 第29-30页 |
4.5 AM3354系统电路设计 | 第30-40页 |
4.5.1 DDR3存储器设计 | 第30-31页 |
4.5.2 4GB eMMC存储器设计 | 第31-32页 |
4.5.3 EEPROM设计 | 第32页 |
4.5.4 引导配置 | 第32-33页 |
4.5.5 GPMC接口设计 | 第33-35页 |
4.5.6 复位电路设计 | 第35-36页 |
4.5.7 SD卡设计 | 第36-37页 |
4.5.8 以太网电路设计 | 第37-38页 |
4.5.9 HDMI接口 | 第38-40页 |
4.5.10 用户指示灯 | 第40页 |
4.5.11 AM3354 JTAG设计 | 第40页 |
4.6 FPGA电路设计 | 第40-44页 |
4.6.1 FPGA Flash电路设计 | 第42-43页 |
4.6.2 FPGA JTAG电路设计 | 第43页 |
4.6.3 FPGA LED电路设计 | 第43页 |
4.6.4 FPGA时钟电路设计 | 第43-44页 |
4.7 硬件平台PCB设计 | 第44-46页 |
4.7.1 PCB结构设计与布局 | 第44页 |
4.7.2 PCB布线设计 | 第44-46页 |
4.8 本章小结 | 第46-48页 |
第5章 导航接收机平台的硬件驱动 | 第48-54页 |
5.1 时钟配置 | 第48-49页 |
5.2 DDR配置 | 第49-50页 |
5.3 ARM主程序 | 第50-52页 |
5.4 定位测试结果 | 第52页 |
5.5 本章小结 | 第52-54页 |
结论 | 第54-56页 |
参考文献 | 第56-60页 |
攻读硕士学位期间所发表的论文 | 第60-62页 |
致谢 | 第62页 |