基于FPGA的SATA3.0主机端控制器的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题研究背景 | 第8页 |
| ·国内外研究现状 | 第8-10页 |
| ·本文所做主要的工作 | 第10页 |
| ·本文的结构框架 | 第10-12页 |
| 第2章 SATA3.0 协议分析 | 第12-25页 |
| ·SATA3.0 协议总体结构 | 第12-13页 |
| ·物理层 | 第13-17页 |
| ·OOB信号 | 第15页 |
| ·物理层上电过程 | 第15-17页 |
| ·链路层 | 第17-22页 |
| ·Primitive原语 | 第18-20页 |
| ·CRC校验 | 第20-21页 |
| ·加解扰 | 第21页 |
| ·数据结构 | 第21-22页 |
| ·8B/10B编解码 | 第22页 |
| ·传输层 | 第22-24页 |
| ·应用层 | 第24页 |
| ·本章总结 | 第24-25页 |
| 第3章 物理层实现 | 第25-31页 |
| ·GTX IP核 | 第25-28页 |
| ·RocketIO GTX结构介绍 | 第25页 |
| ·GTX参数设置 | 第25-27页 |
| ·GTX数据回环测试 | 第27-28页 |
| ·OOB控制模块 | 第28-30页 |
| ·OOB发送和接收 | 第28-29页 |
| ·上电初始化模块 | 第29-30页 |
| ·本章总结 | 第30-31页 |
| 第4章 链路层实现 | 第31-45页 |
| ·接收模块总体设计 | 第31-39页 |
| ·解扰模块的设计 | 第32-33页 |
| ·CRC校验模块的设计 | 第33-34页 |
| ·接收状态机的设计 | 第34-35页 |
| ·接收模块的仿真验证 | 第35-37页 |
| ·接收状态机的仿真验证 | 第37-39页 |
| ·发送模块总体设计 | 第39-44页 |
| ·发送状态机的设计 | 第40-41页 |
| ·发送模块仿真验证 | 第41-44页 |
| ·本章总结 | 第44-45页 |
| 第5章 传输层实现 | 第45-50页 |
| ·传输层总体设计 | 第45页 |
| ·状态机的设计 | 第45-47页 |
| ·发送状态机的设计 | 第45-46页 |
| ·接收状态机的设计 | 第46-47页 |
| ·组帧模块的设计 | 第47-48页 |
| ·解帧模块的设计 | 第48-49页 |
| ·本章总结 | 第49-50页 |
| 第6章 总结和展望 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 致谢 | 第53-54页 |
| 硕士研究生在读期间发表的论文 | 第54页 |
