宽带数字信道化接收机的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·研究背景与意义 | 第10-11页 |
| ·数字接收机的国内外发展现状和趋势 | 第11-12页 |
| ·本文研究工作和内容安排 | 第12-13页 |
| 第2章 均匀数字信道化接收机设计 | 第13-28页 |
| ·高速高效信道化数字接收机的设计 | 第13-21页 |
| ·带通滤波器间交叠度的选择 | 第13页 |
| ·信道数与子信道抽取倍数的选择 | 第13-14页 |
| ·多相滤波器组高效算法推导 | 第14-17页 |
| ·信号所在真实信道的判决 | 第17-19页 |
| ·高速高效信道化结构性能分析 | 第19-21页 |
| ·WOLA 结构数字接收机 | 第21-27页 |
| ·WOLA 结构数字接收机的设计 | 第21-22页 |
| ·WOLA 结构数字接收机性能分析 | 第22-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 非均匀数字信道化接收机设计 | 第28-44页 |
| ·基于重构滤波器组的非均匀信道化接收机 | 第28-33页 |
| ·信号重建理论 | 第28-30页 |
| ·基于信道带宽内有效频率的子信道选择技术 | 第30-31页 |
| ·系统性能分析 | 第31-33页 |
| ·余弦调制结构接收机 | 第33-42页 |
| ·余弦调制滤波器组的设计 | 第33-35页 |
| ·第四类离散余弦变换的快速算法 | 第35-36页 |
| ·非均匀信道化接收机的实现结构 | 第36-38页 |
| ·余弦调制信道化接收机性能分析 | 第38-42页 |
| ·本章小结 | 第42-44页 |
| 第4章 数字接收机脉内参数分析 | 第44-59页 |
| ·脉内测频方法 | 第44-50页 |
| ·相位差法测频 | 第44-46页 |
| ·FFT 方法测频 | 第46-48页 |
| ·Rife 方法测频 | 第48-50页 |
| ·脉内信号调制特征分析 | 第50-53页 |
| ·相位编码信号 | 第50-51页 |
| ·调频信号 | 第51-53页 |
| ·脉内调制识别方法 | 第53-58页 |
| ·雷达信号类型识别流程 | 第53页 |
| ·基于瞬时累加自相关的 PSK 信号识别 | 第53-55页 |
| ·调频信号识别 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 数字信道化接收机的硬件设计 | 第59-72页 |
| ·系统总体方案 | 第59页 |
| ·主要器件选取 | 第59-61页 |
| ·ADC 芯片选择 | 第59-60页 |
| ·FPGA 芯片选择 | 第60页 |
| ·LVDS 转接芯片 | 第60-61页 |
| ·系统硬件原理图设计 | 第61-63页 |
| ·电源模块设计 | 第61-62页 |
| ·FPGA 及外围电路设计 | 第62页 |
| ·A/D 时钟电路设计 | 第62-63页 |
| ·信号调理电路设计 | 第63页 |
| ·数字接收机软件设计 | 第63-65页 |
| ·频率测量的 FPGA 实现 | 第64页 |
| ·PSK 信号识别的 FPGA 实现 | 第64-65页 |
| ·系统功能测试及分析 | 第65-71页 |
| ·FPGA 资源消耗情况 | 第65-66页 |
| ·数字信道化接收机测试平台 | 第66页 |
| ·AD 性能测试 | 第66-67页 |
| ·测试结果及分析 | 第67-71页 |
| ·本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第78-79页 |
| 致谢 | 第79页 |
