| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·可重构系统的介绍与描述 | 第10-12页 |
| ·可重构系统的研究现状 | 第12-13页 |
| ·问题提出 | 第13-14页 |
| ·论文的组织结构 | 第14-16页 |
| 第2章 开发平台与相关技术 | 第16-34页 |
| ·FPGA的技术简介 | 第16-17页 |
| ·Xilinx Virtex-Ⅱ Pro系列开发平台简介 | 第17-22页 |
| ·PowerPC处理器 | 第17-18页 |
| ·BRAM本地存储器 | 第18-21页 |
| ·高速串行I/O | 第21-22页 |
| ·Xilinx公司FPGA及其开发工具 | 第22-26页 |
| ·Xilinx ISE开发工具简介 | 第22-24页 |
| ·EDK开发工具简介 | 第24-26页 |
| ·动态局部重构技术相关概念 | 第26-32页 |
| ·基于模块的局部重构 | 第26-27页 |
| ·总线宏 | 第27-30页 |
| ·传统OPB-HWICAP下载器 | 第30-32页 |
| ·本章小结 | 第32-34页 |
| 第3章 混合系统中硬件部分的设计 | 第34-40页 |
| ·基于PowerPC405的可重构计算系统结构 | 第34-35页 |
| ·硬件任务模型 | 第35-37页 |
| ·硬件任务实体的模型结构 | 第35-36页 |
| ·硬件任务实体内部的模块组成 | 第36-37页 |
| ·硬件下载器 | 第37-39页 |
| ·硬件下载器的设计 | 第38-39页 |
| ·硬件下载器的总体工作流程 | 第39页 |
| ·本章小结 | 第39-40页 |
| 第4章 混合系统中硬件部分的实现 | 第40-50页 |
| ·硬件任务模型的实现 | 第40-44页 |
| ·硬件任务实体的结构 | 第40-41页 |
| ·硬件任务实体的接口设计 | 第41-42页 |
| ·硬件任务在系统中的工作过程 | 第42-43页 |
| ·硬件任务的状态机模型 | 第43-44页 |
| ·硬件下载器的实现 | 第44-48页 |
| ·硬件下载器的结构 | 第44-45页 |
| ·硬件下载器的接口设计 | 第45-46页 |
| ·硬件下载器在系统中的工作过程 | 第46-47页 |
| ·硬件下载器下载过程的状态机模型 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第5章 实验与结果分析 | 第50-60页 |
| ·AES加密算法硬件任务实现与软件任务实现的效率比较 | 第50-56页 |
| ·AES算法简介 | 第50-53页 |
| ·AES算法实现 | 第53-55页 |
| ·硬件实现的AES与软件实现的AES的效率比较 | 第55-56页 |
| ·硬件下载器的效率验证 | 第56-58页 |
| ·硬件下载器与传统下载器的效率比较 | 第56-57页 |
| ·硬件下载器与传统下载器占用CPU的比较 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第6章 结论与展望 | 第60-62页 |
| ·结论 | 第60页 |
| ·未来工作 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-68页 |
| 科研项目和论文发表情况 | 第68页 |