| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·研究目的及意义 | 第8页 |
| ·国内外相关研究 | 第8-12页 |
| ·主要研究工作 | 第12页 |
| ·论文组织结构 | 第12-13页 |
| 2 翻译模块的设计与实现 | 第13-37页 |
| ·VHDL 子集提取 | 第13-18页 |
| ·可编程逻辑器件仿真方案设计 | 第18-20页 |
| ·翻译模块总体设计 | 第20-23页 |
| ·翻译模块详细设计 | 第23-26页 |
| ·翻译模块的实现 | 第26-36页 |
| ·本章小结 | 第36-37页 |
| 3 模拟调度模块的设计与实现 | 第37-47页 |
| ·模拟调度模块的设计 | 第37-41页 |
| ·模拟调度模块的实现 | 第41-44页 |
| ·模拟系统与图形用户界面的接口 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 4 实验结果分析 | 第47-52页 |
| ·实验环境 | 第47页 |
| ·实验步骤 | 第47-48页 |
| ·实验结果 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 5 总结与展望 | 第52-54页 |
| ·全文总结 | 第52页 |
| ·展望 | 第52-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 附录：实验的VHDL 描述 | 第58-59页 |