一种用于DSP的乘法器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 引言 | 第9-11页 |
| ·乘法器的研究意义 | 第9页 |
| ·乘法器的研究背景和现状 | 第9-10页 |
| ·课题研究内容 | 第10-11页 |
| 第二章 乘法器介绍 | 第11-23页 |
| ·乘法器运算基本原理 | 第11页 |
| ·乘法器算法 | 第11-16页 |
| ·Baugh-Wooley 算法 | 第11-12页 |
| ·Booth 算法 | 第12-13页 |
| ·优化 Booth 算法 | 第13-15页 |
| ·高阶 Booth 编码 | 第15-16页 |
| ·乘法器结构 | 第16-20页 |
| ·迭代乘法器 | 第16页 |
| ·阵列乘法器 | 第16-19页 |
| ·并行乘法器 | 第19-20页 |
| ·求和电路结构 | 第20-21页 |
| ·行波进位加法器 | 第20页 |
| ·旁路进位加法器 | 第20-21页 |
| ·超前进位加法器 | 第21页 |
| ·本章小结 | 第21-23页 |
| 第三章 乘法器的电路设计 | 第23-36页 |
| ·Booth 编码模块电路设计 | 第24-27页 |
| ·非关键路径上 Booth 编码模块电路设计 | 第24-26页 |
| ·关键路径上 Booth 编码模块电路设计 | 第26-27页 |
| ·部分积生成模块电路设计与仿真 | 第27-31页 |
| ·部分积生成模块电路设计 | 第27-29页 |
| ·关键路径上的部分积生成模块优化设计 | 第29-31页 |
| ·部分积压缩模块电路设计 | 第31-35页 |
| ·符号位的计算 | 第31-33页 |
| ·部分积压缩的电路 | 第33-35页 |
| ·最终求和电路设计与仿真 | 第35页 |
| ·本章小结 | 第35-36页 |
| 第四章 电路整体仿真 | 第36-40页 |
| ·一个 16 位优化 Booth 算法实例 | 第36-37页 |
| ·功能仿真 | 第37-38页 |
| ·性能仿真 | 第38页 |
| ·功耗仿真 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第五章 版图设计 | 第40-50页 |
| ·芯片的全定制电路设计 | 第40-46页 |
| ·芯片的半定制电路设计 | 第46-49页 |
| ·基于单元库的设计方法 | 第46-47页 |
| ·Verilog 代码编写及以单元为基础的设计 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第六章 结论 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 在学研究成果 | 第53-54页 |
| 致谢 | 第54页 |
