| 摘要 | 第1-4页 |
| ABSTRACT | 第4-10页 |
| 第一章 绪论 | 第10-14页 |
| ·模数转换器研究背景和发展现状 | 第10-12页 |
| ·流水线模数转换器的研究意义 | 第12页 |
| ·本文的主要研究内容和组织结构 | 第12-14页 |
| ·课题研究目的 | 第12页 |
| ·研究范围 | 第12-13页 |
| ·本文结构 | 第13-14页 |
| 第二章 流水线模数转换器基本原理 | 第14-23页 |
| ·流水线模数转换器器基本架构 | 第14-15页 |
| ·流水线模数转换器器的性能参数 | 第15-18页 |
| ·流水线模数转换器器的数字校正原理 | 第18-21页 |
| ·子模数转换电路及失调分析 | 第18页 |
| ·小数比特数字校正原理 | 第18-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 流水线式模数转换器的电路设计 | 第23-44页 |
| ·系统设计指标 | 第23-26页 |
| ·运算放大器增益设计指标 | 第23-24页 |
| ·运算放大器带宽设计指标 | 第24-25页 |
| ·采样电容值的选取 | 第25-26页 |
| ·采样开关电路的设计 | 第26-27页 |
| ·Flash ADC 电路的设计 | 第27-32页 |
| ·Flash ADC 整体系统电路的设计 | 第27-28页 |
| ·比较器电路的设计 | 第28-30页 |
| ·比较器电路的仿真结果 | 第30-32页 |
| ·余量增益电路（MDAC）的设计 | 第32-41页 |
| ·余量增益电路模块（MDAC）研究 | 第32-35页 |
| ·高速高带宽运算放大器电路设计 | 第35-38页 |
| ·高速高带宽运算放大器电路仿真结果 | 第38-41页 |
| ·14bit 100MS/s 流水线模数转换器整体仿真结果 | 第41-42页 |
| ·本章小结 | 第42-44页 |
| 第四章 数字校准技术研究 | 第44-68页 |
| ·高速高精度流水线模数转换器需要校准的原因 | 第44-46页 |
| ·运算放大器的有限增益 | 第44-45页 |
| ·运算放大器的有限建立时间和有限带宽 | 第45页 |
| ·电容匹配误差 | 第45-46页 |
| ·电容误差平均（CEA）校准技术研究 | 第46-48页 |
| ·数字校准技术概括 | 第48-49页 |
| ·基于LMS 自适应算法的后台数字校准技术研究 | 第49-57页 |
| ·最小均方误差（LMS）自适应系统原理 | 第50-51页 |
| ·基于最小均方误差（LMS）的数字校准原理 | 第51-54页 |
| ·基于LMS 的数字校准Simulink 模型及仿真结果 | 第54-57页 |
| ·基于PN dithering 的后台数字校准技术研究 | 第57-66页 |
| ·增益校准技术研究 | 第57-59页 |
| ·基于PN Dithering 的数字校准技术研究 | 第59-63页 |
| ·基于PN Dithering 数字校准的建模与仿真 | 第63-66页 |
| ·本章小结 | 第66-68页 |
| 第五章 结论与展望 | 第68-70页 |
| ·主要工作与创新点 | 第68-69页 |
| ·后续研究工作 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间已发表或录用的论文 | 第74-76页 |
