基于ME算法的RS译码器的设计和FPGA实现
| 中文摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 引言 | 第8-11页 |
| 第一章 绪论 | 第11-16页 |
| ·RS 码的发展和应用 | 第11-12页 |
| ·DVB 系统简介 | 第12-13页 |
| ·IC Top-Down 设计流程 | 第13-15页 |
| ·本文内容及章节安排 | 第15-16页 |
| 第二章 RS 译码器的理论基础 | 第16-23页 |
| ·数学基础 | 第16-17页 |
| ·群的概念 | 第16页 |
| ·域的概念 | 第16-17页 |
| ·有限域的概念 | 第17页 |
| ·编码基本理论 | 第17-20页 |
| ·线性分组码 | 第17-18页 |
| ·循环码 | 第18-19页 |
| ·BCH 码 | 第19页 |
| ·RS 码 | 第19-20页 |
| ·有限域基本算法及其硬件实现 | 第20-23页 |
| ·乘法器的实现 | 第21-22页 |
| ·除法器的实现 | 第22-23页 |
| 第三章 RS 译码器的基本原理和译码算法 | 第23-32页 |
| ·RS 译码器的原理和步骤 | 第23-25页 |
| ·译码原理 | 第23-24页 |
| ·译码步骤 | 第24-25页 |
| ·RS 译码算法分析 | 第25-32页 |
| ·伴随式的计算 | 第25页 |
| ·关键方程的求解算法 | 第25-30页 |
| ·Berlekamp-Massey 算法 | 第26-28页 |
| ·欧几里德(Euclidean)算法 | 第28-30页 |
| ·钱氏搜索算法 | 第30-31页 |
| ·Forney 算法 | 第31-32页 |
| 第四章 RS 译码器的设计 | 第32-45页 |
| ·RS 译码器的整体构架 | 第33-34页 |
| ·伴随式计算模块的设计 | 第34-35页 |
| ·关键方程模块的设计 | 第35-38页 |
| ·钱氏搜索模块的设计 | 第38-41页 |
| ·Forney 模块的设计 | 第41-43页 |
| ·FIFO 控制器的设计 | 第43页 |
| ·小结 | 第43-45页 |
| 第五章 RS 译码器的仿真和综合 | 第45-52页 |
| ·EDA 工具介绍 | 第45-46页 |
| ·RS 译码器的 RTL 仿真 | 第46-50页 |
| ·伴随式计算模块的仿真 | 第46-48页 |
| ·ME 算法模块的仿真 | 第48-49页 |
| ·钱氏搜索和Forney 模块的仿真 | 第49-50页 |
| ·电路的逻辑综合 | 第50-52页 |
| 第六章 总结 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读学位期间公开发表的论文 | 第57-58页 |
| 致谢 | 第58-59页 |
| 附录 | 第59-69页 |
| 详细摘要 | 第69-71页 |
