基于软件无线电新型纠错码的研究及其实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-18页 |
| ·论文研究的意义和背景 | 第8-9页 |
| ·软件无线电系统概述 | 第9-13页 |
| ·无线电的发展现状及存在问题 | 第9-10页 |
| ·软件无线电的产生和概念 | 第10-11页 |
| ·软件无线电的国内外发展状况 | 第11-13页 |
| ·软件无线电的结构特点 | 第13页 |
| ·纠错码技术概述 | 第13-17页 |
| ·纠错码技术的概念 | 第13-15页 |
| ·纠错码技术的发展经历 | 第15-16页 |
| ·软件无线电中纠错码的研究现状 | 第16-17页 |
| ·论文的研究内容与组织安排 | 第17-18页 |
| 第二章 信道编码理论与循环码编译系统 | 第18-32页 |
| ·编码基本理论 | 第18-21页 |
| ·信道编码定理 | 第18-19页 |
| ·有限域(Galoias域) | 第19页 |
| ·信道编码的基本概念(分组码) | 第19-21页 |
| ·循环码编译系统 | 第21-31页 |
| ·循环码的性质 | 第21-23页 |
| ·BCH码和RS码简介 | 第23-24页 |
| ·循环码编码算法 | 第24-25页 |
| ·循环码译码算法 | 第25-30页 |
| ·循环码的不足之处 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 新型纠错码Tach码编译算法 | 第32-40页 |
| ·Tach码编码系统 | 第32-34页 |
| ·Tach码编码设计的思路 | 第32页 |
| ·Tach码编码算法 | 第32-34页 |
| ·Tach码译码系统 | 第34-36页 |
| ·Tach码译码设计的思路 | 第34页 |
| ·Tach码译码算法 | 第34-36页 |
| ·Tach码性能的理论分析 | 第36-39页 |
| ·Tach码的归属 | 第36-37页 |
| ·Tach码的最小码距 | 第37-38页 |
| ·Tach码纠检错能力 | 第38页 |
| ·Tach码的违例码 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 Tach码与常用纠错码性能比较 | 第40-49页 |
| ·仿真模型和方案 | 第40-41页 |
| ·纠随机错误性能仿真分析 | 第41-45页 |
| ·编写m函数仿真 | 第41-42页 |
| ·仿真结果分析 | 第42-43页 |
| ·利用Simulink模型库仿真 | 第43-45页 |
| ·纠突发错误性能仿真分析 | 第45-48页 |
| ·纠突发错误仿真 | 第45-47页 |
| ·仿真结果分析 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 Tach码编译器硬件设计与实现 | 第49-62页 |
| ·Tach码编译器硬件选择平台和接口设计 | 第49-51页 |
| ·硬件平台选择 | 第49-50页 |
| ·Tach编码器接口 | 第50-51页 |
| ·Tach译码器接口 | 第51页 |
| ·编码器设计方案 | 第51-54页 |
| ·Tach编码器时序分析 | 第51-53页 |
| ·Tach编码器电路结构 | 第53-54页 |
| ·译码器设计方案 | 第54-57页 |
| ·Tach译码器时序分析 | 第54-55页 |
| ·Tach译码器电路结构 | 第55-57页 |
| ·编译码器的逻辑仿真与性能比较 | 第57-61页 |
| ·Tach编码器逻辑仿真 | 第57-58页 |
| ·Tach译码器逻辑仿真 | 第58-59页 |
| ·Tach编码器的性能仿真测试方案 | 第59-60页 |
| ·Tach码与常用纠错码实现复杂度的比较 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 总结及研究展望 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 作者攻读硕士学位期间的主要研究成果 | 第69页 |
