基于FPGA的多声道音频系统的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·项目研究背景 | 第8-10页 |
| ·基于感知模拟的多声道还音系统 | 第9-10页 |
| ·基于声场模拟的n 声道还音系统 | 第10页 |
| ·研究目标与研究内容 | 第10-11页 |
| ·研究目标 | 第10页 |
| ·项目的意义 | 第10-11页 |
| ·本设计的工作重点 | 第11页 |
| ·论文篇章结构 | 第11-13页 |
| 第二章 多声道系统总体架构 | 第13-16页 |
| ·多声道系统简介 | 第13-14页 |
| ·系统模型架构 | 第14页 |
| ·系统模型子系统架构 | 第14-16页 |
| 第三章 系统各部分基本原理 | 第16-33页 |
| ·音频采集部分 | 第16-22页 |
| ·音频采集各部分基本原理 | 第16-21页 |
| ·音频采集的性能指标 | 第21-22页 |
| ·数据处理部分 | 第22-29页 |
| ·数据处理部分总体构架 | 第22页 |
| ·数据处理各部分基本原理 | 第22-29页 |
| ·数据传输部分 | 第29-30页 |
| ·数据传输部分总体框架 | 第29页 |
| ·以太网传输基本原理 | 第29-30页 |
| ·还音部分 | 第30-33页 |
| ·还音部分总体框架 | 第30-31页 |
| ·还音部分基本原理 | 第31-33页 |
| 第四章 音频采集部分硬件平台的实现 | 第33-42页 |
| ·音频采集硬件平台实现 | 第33-37页 |
| ·运放、滤波电路的实现 | 第33-34页 |
| ·模数转换—ADC | 第34-36页 |
| ·模数转换（ADC）时钟频率 | 第36-37页 |
| ·音频采集硬件平台测试 | 第37-42页 |
| ·两路音频采集信号测试 | 第37-40页 |
| ·多路音频采集方案的实现和测试 | 第40-42页 |
| 第五章 数据处理部分硬件及软件平台的实现 | 第42-49页 |
| ·数据处理部分硬件平台实现 | 第42-43页 |
| ·数据处理部分软件平台实现 | 第43-49页 |
| ·串并转换FPGA 中的实现 | 第43-45页 |
| ·时钟树和缓存部分在FPGA 中的实现 | 第45-46页 |
| ·数据帧结构在FPGA 中的实现 | 第46-47页 |
| ·奇偶校验结构在FPGA 中的实现 | 第47-48页 |
| ·多路时分复用在FPGA 中的实现 | 第48-49页 |
| 第六章 还音部分平台的实现 | 第49-50页 |
| 第七章 硬件电路综合调试 | 第50-60页 |
| ·音频板与FPGA 板综合调试 | 第50-54页 |
| ·综合调试简单分析 | 第50-52页 |
| ·综合调试硬件实现 | 第52页 |
| ·人机交互在FPGA 中的实现 | 第52-54页 |
| ·调试中遇到的问题及解决方案 | 第54-55页 |
| ·试验结果 | 第55-60页 |
| 第八章 总结和展望 | 第60-61页 |
| ·工作总结 | 第60页 |
| ·需要进一步研究的问题 | 第60-61页 |
| 附录一：硬件电路管脚配置 | 第61-62页 |
| 附录二：电路原理图 | 第62-63页 |
| 附录三：本设计顶层FPGA 逻辑电路图 | 第63-65页 |
| 1. 两路音频采集输出存储FPGA 逻辑电路图 | 第63-64页 |
| 2. 四路音频采集输出存储FPGA 逻辑电路图 | 第64-65页 |
| 附录四：核心代码 | 第65-68页 |
| 1. 帧结构封装代码 | 第65-66页 |
| 2.U ART 串口封装代码 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
