| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-21页 |
| ·课题研究背景及意义 | 第10-12页 |
| ·半导体存储器的发展 | 第12-17页 |
| ·概述 | 第12-13页 |
| ·半导体存储器的分类 | 第13-17页 |
| ·国内外相关研究 | 第17-18页 |
| ·国外存储器发展的概况 | 第17-18页 |
| ·国内存储器发展的概况 | 第18页 |
| ·本文主要工作及研究成果 | 第18-20页 |
| ·文章的组织结构 | 第20-21页 |
| 第二章 SRAM概述 | 第21-30页 |
| ·静态随机存取存储器SRAM的结构 | 第21-22页 |
| ·SRAM存储基本单元的种类及数据存储原理 | 第22-27页 |
| ·数据存储原理 | 第22-23页 |
| ·四管存储单元结构 | 第23-24页 |
| ·六管存储单元结构 | 第24-25页 |
| ·七管存储单元结构 | 第25-26页 |
| ·十管存储单元结构 | 第26-27页 |
| ·SRAM单元的工作原理 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 可配置SRAM的结构与电路设计 | 第30-58页 |
| ·低功耗SRAM的整体结构设计 | 第30-33页 |
| ·输入输出数据位宽可配置SRAM的时序设计 | 第33-34页 |
| ·基本存储单元设计 | 第34-40页 |
| ·可配置译码电路设计 | 第40-45页 |
| ·预充电路设计 | 第45-47页 |
| ·读出敏感放大器设计 | 第47-53页 |
| ·敏感放大器的分类 | 第48页 |
| ·电流模式信号和电压模式信号在长线上的延迟分析 | 第48-50页 |
| ·电流模式敏感放大器的设计和模拟 | 第50-53页 |
| ·控制信号产生电路设计 | 第53-56页 |
| ·预充电使能信号产生电路 | 第53-54页 |
| ·敏感放大使能信号产生电路 | 第54-55页 |
| ·预充阶段关闭字线信号产生电路 | 第55-56页 |
| ·可配置数据写入读出接口电路设计 | 第56页 |
| ·本章小结 | 第56-58页 |
| 第四章 SRAM版图设计 | 第58-68页 |
| ·版图设计流程 | 第58-60页 |
| ·SRAM版图设计方法和策略 | 第60-63页 |
| ·结构化版图设计 | 第63-67页 |
| ·基本功能块的版图设计 | 第64-66页 |
| ·版图整体效果 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 SRAM的验证与测试 | 第68-88页 |
| ·版图验证 | 第68-70页 |
| ·DRC和ERC验证 | 第68-69页 |
| ·LVS验证 | 第69页 |
| ·寄生参数的提取 | 第69-70页 |
| ·电路模拟 | 第70-72页 |
| ·HSPICE模拟 | 第71-72页 |
| ·全局模拟 | 第72页 |
| ·模拟结果 | 第72-74页 |
| ·SRAM内建自测试方法及测试码的开发 | 第74-83页 |
| ·SRAM内建自测试方法 | 第74-75页 |
| ·SRAM常见故障分析 | 第75-77页 |
| ·SRAM内建自测试算法及测试码开发原则 | 第77-79页 |
| ·数据背景测试码生成器和测试地址生成器 | 第79-83页 |
| ·芯片功能测试与性能测试 | 第83-87页 |
| ·芯片测试方案 | 第83-84页 |
| ·投片功能测试 | 第84-86页 |
| ·投片性能测试 | 第86-87页 |
| ·本章小结 | 第87-88页 |
| 第六章 SRAM IP化实现和SRAM编译器设计研究 | 第88-100页 |
| ·IP核相关模型 | 第88-89页 |
| ·SRAM IP化实现 | 第89-95页 |
| ·SRAM IP化时序模型建立 | 第89-93页 |
| ·SRAM IP化其他模型建立 | 第93-95页 |
| ·SRAM编译器设计研究 | 第95-99页 |
| ·SRAM编译器设计原理和设计结构 | 第95-97页 |
| ·SRAM编译器版图设计研究 | 第97-98页 |
| ·SRAM编译器算法设计 | 第98-99页 |
| ·本章小结 | 第99-100页 |
| 第七章 结束语 | 第100-102页 |
| ·课题工作总结 | 第100-101页 |
| ·未来工作展望 | 第101-102页 |
| 致谢 | 第102-103页 |
| 参考文献 | 第103-107页 |
| 攻读硕士期间发表和撰写的论文 | 第107页 |