基于PC的双通道数字存储示波器的设计与软硬件实现
摘要 | 第1-11页 |
Abstract | 第11-12页 |
第一章 绪论 | 第12-15页 |
·示波器的发展与分类 | 第12-13页 |
·课题背景 | 第13-14页 |
·课题说明 | 第14-15页 |
第二章 相关概念与理论知识 | 第15-26页 |
·数字存储示波器的基本组成 | 第15页 |
·示波器的主要性能参数 | 第15-21页 |
·带宽 | 第15页 |
·采样速率 | 第15-20页 |
·存储深度 | 第20-21页 |
·相关概念 | 第21-24页 |
·触发 | 第21-22页 |
·走样现象(Aliasing) | 第22-24页 |
·逻辑分析仪 | 第24-26页 |
第三章 设计与实现 | 第26-64页 |
·总体设计 | 第26-34页 |
·系统方案 | 第26-27页 |
·器件选择 | 第27-31页 |
·DSO与PC机接口 | 第31-34页 |
·硬件详细设计 | 第34-52页 |
·CPLD控制逻辑概述 | 第34-37页 |
·CPLD控制逻辑单元 | 第37-41页 |
·DSO控制软件 | 第41-42页 |
·电路板设计 | 第42-52页 |
·软件详细设计 | 第52-64页 |
·DSO控制软件总体结构 | 第52-53页 |
·DSO控制软件组成 | 第53-64页 |
第四章 DSO系统测试结果与讨论 | 第64-66页 |
·结果 | 第64-65页 |
·讨论 | 第65-66页 |
第五章 结束语与展望 | 第66-68页 |
·工作总结 | 第66页 |
·未来展望 | 第66-68页 |
致谢 | 第68-69页 |
作者在学期间取得的学术成果 | 第69-70页 |
参考文献 | 第70-72页 |
附录 CPLD逻辑原理图和电路原理图 | 第72-77页 |