摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
第一章 绪论 | 第7-16页 |
·课题背景 | 第7-12页 |
·扩频数字微波通信技术概述 | 第7-8页 |
·国内外研究现状与前景 | 第8-9页 |
·扩频数字微波通信系统的应用 | 第9-12页 |
·课题的内容和意义 | 第12-14页 |
·本文主要工作与论文内容安排 | 第14-16页 |
第二章 扩频通信和补偿码键控(CCK)调制 | 第16-34页 |
·扩频通信技术基础 | 第16-22页 |
·扩频通信基本概念 | 第16-18页 |
·扩频通信的伪随机码 | 第18-21页 |
·扩频通信的分类 | 第21-22页 |
·补偿码键控(CCK)调制 | 第22-29页 |
·软扩频技术 | 第23-25页 |
·补偿码序列性质 | 第25-27页 |
·CCK调制原理 | 第27-29页 |
·本系统中CCK调制的实现 | 第29-33页 |
·HFA3863在本系统中的应用 | 第29-31页 |
·HFA3863的CCK调制过程 | 第31-32页 |
·HFA3863的CCK解调过程 | 第32页 |
·CCK调制的处理增益 | 第32-33页 |
·本章小结 | 第33-34页 |
第三章 扩频通信系统的同步 | 第34-43页 |
·扩频通信系统的伪码同步 | 第34-39页 |
·伪码同步原理 | 第34-35页 |
·巴克码识别器的仿真 | 第35-38页 |
·本扩频通信系统的伪码同步 | 第38-39页 |
·扩频通信系统的载波同步 | 第39-41页 |
·本扩频通信系统基带数据流的时钟恢复 | 第41-42页 |
·本章小结 | 第42-43页 |
第四章 E1与复接技术 | 第43-54页 |
·E1原理 | 第43-46页 |
·E1基本概念 | 第43-44页 |
·E1帧结构 | 第44-46页 |
·数字复接技术 | 第46-50页 |
·数字复接基本概念 | 第46-47页 |
·数字复接的方法 | 第47-48页 |
·数字复接的方式 | 第48-49页 |
·数字复接体系的原理 | 第49页 |
·准同步数字序列(PDH) | 第49-50页 |
·本系统的多路E1复接方案 | 第50-53页 |
·本章小结 | 第53-54页 |
第五章 多路E1扩频数字微波通信系统的实现 | 第54-82页 |
·系统总体设计框图 | 第54-57页 |
·射频选择 | 第57页 |
·中频调制解调 | 第57-61页 |
·中频正交调制 | 第57-58页 |
·中频正交解调 | 第58-59页 |
·锁相环频率合成提供140MHz本振 | 第59-60页 |
·信号自动增益控制(AGC) | 第60-61页 |
·扩频处理 | 第61-68页 |
·收发数据包格式 | 第62-63页 |
·发送过程 | 第63-64页 |
·接收过程 | 第64-65页 |
·HFA3863接收信号时的同步 | 第65页 |
·信道估计与补偿 | 第65页 |
·HFA3863内部寄存器配置与接口配置 | 第65-68页 |
·基带数据流与扩频数据流的码速调整 | 第68-73页 |
·发送端码速调整 | 第69-71页 |
·接收端码速调整 | 第71-72页 |
·FIFO深度设计 | 第72-73页 |
·基带数据流时钟恢复 | 第73-77页 |
·数字锁相环结构及原理 | 第73-74页 |
·数字锁相环的设计与实现 | 第74-76页 |
·性能分析 | 第76-77页 |
·5路E1复接分接 | 第77-78页 |
·HDB3编解码 | 第78页 |
·mcu控制流程 | 第78-79页 |
·系统时钟分析 | 第79-81页 |
·本章小结 | 第81-82页 |
第六章 系统测试结果及调试心得 | 第82-91页 |
·E1复接分接的自环、对接测试 | 第83-84页 |
·扩频(复接分接+码速调整+扩频处理)的自环、对接测试 | 第84-85页 |
·中频(复接分接+码速调整+扩频处理+中频调制解调)的自环、对接测试 | 第85-87页 |
·系统调试心得 | 第87-90页 |
·本章小结 | 第90-91页 |
第七章 总结与展望 | 第91-93页 |
参考文献 | 第93-95页 |
硕士在读期间发表的论文 | 第95-96页 |
致谢 | 第96页 |