| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 概述 | 第10-17页 |
| §1．1 课题研究的研究现状及意义 | 第10-11页 |
| §1．2 卷积码基础 | 第11-17页 |
| 1．2．1 卷积码的基本概念 | 第11-12页 |
| 1．2．2 卷积码的表示 | 第12-17页 |
| 第二章 Viterbi算法研究 | 第17-28页 |
| §2．1 Viterbi算法基础 | 第17-21页 |
| 2．1．1 最大似然译码 | 第17-18页 |
| 2．1．2 Viterbi算法的基本原理 | 第18-20页 |
| 2．1．3 Viterbi译码算法的性能分析 | 第20-21页 |
| §2．2 Viterbi算法的拓展 | 第21-27页 |
| 2．2．1 Markov过程 | 第21-22页 |
| 2．2．2 基于HMM(Hide Markov Model隐马尔可夫模型)的Viterbi算法 | 第22-25页 |
| 2．2．3 Viterbi算法在文本识别方面的应用 | 第25-27页 |
| §2．3 本章小结 | 第27-28页 |
| 第三章 Viterbi译码算法的硬件实现 | 第28-43页 |
| §3．1 Viterbi译码器实现概述 | 第28-35页 |
| 3．1．1 EDA技术发展概况 | 第28-29页 |
| 3．1．2 EDA技术设计流程 | 第29-31页 |
| 3．1．3 Viterbi译码器设计基础 | 第31-35页 |
| §3．2 Viterbi译码器优化 | 第35-42页 |
| 3．2．1 度量的计算、跨度与溢出问题 | 第35-36页 |
| 3．2．2 ACS单元的设计 | 第36-38页 |
| 3．2．3 路径度量的存储与更新 | 第38-40页 |
| 3．2．4 幸存路径的存储与更新 | 第40-41页 |
| 3．2．5 判决输出准则 | 第41-42页 |
| §3．3 本章小结 | 第42-43页 |
| 第四章 (2，1，6)卷积码的Viterbi译码器设计 | 第43-58页 |
| §4．1 方案设计 | 第43-47页 |
| §4．2 模块划分 | 第47-48页 |
| §4．3 模块设计 | 第48-55页 |
| 4．3．1 clk_manager模块 | 第48-49页 |
| 4．3．2 path_metric模块 | 第49-52页 |
| 4．3．3 surviving_path模块 | 第52-55页 |
| §4．4 设计小结 | 第55-56页 |
| §4．5 验证与仿真 | 第56-58页 |
| 结束语 | 第58-59页 |
| 致谢 | 第59-60页 |
| 作者在攻读硕士期间发表的论文 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录1 path_metric模块电路图 | 第63-64页 |
| 附录2 surviving_path模块电路图 | 第64页 |
