| 第一章 前言 | 第1-11页 |
| 1．1 本课题的实际意义 | 第8-9页 |
| 1．2 当前国内外研发现状及课题主要任务 | 第9-10页 |
| 1．3 论文的主要具体工作 | 第10-11页 |
| 第二章 关于调制解调的技术综述 | 第11-25页 |
| 2．1 V系列建议及V．34协议调制解调器特性 | 第11页 |
| 2．2 数据序列的扰码与解扰原理 | 第11-13页 |
| 2．3 数据序列的成帧 | 第13-15页 |
| 2．4 V．34编码器框图 | 第15页 |
| 2．5 关于映射参数及映射帧的比特序列组成 | 第15-16页 |
| 2．6 甲壳映射器 | 第16-18页 |
| 2．7 差分编码器 | 第18页 |
| 2．8 映射器，预编码器和网格编码器 | 第18-23页 |
| 2．8．1 映射器 | 第18-19页 |
| 2．8．2 预编码器 | 第19-20页 |
| 2．8．3 网格编码器 | 第20-23页 |
| 2．9 非线性编码器 | 第23页 |
| 2．10 软判决维特比译码 | 第23-25页 |
| 第三章 复用器和分路器的方案设计 | 第25-50页 |
| 3．1 电力载波数据复接器相关单元简介 | 第25-30页 |
| 3．1．1 语音单元 | 第25-27页 |
| 3．1．2 管理单元简介 | 第27-28页 |
| 3．1．3 异步同步数据变换单元 | 第28-30页 |
| 3．2 四种复用分路方案帧结构设计 | 第30-32页 |
| 3．3 复接器复用单元介绍 | 第32-43页 |
| 3．3．1 复用单元原理框图及工作过程 | 第32-33页 |
| 3．3．2 复用单元与语音单元及数据单元之间的数据传递过程及时序 | 第33-34页 |
| 3．3．3 语音单元收发存储区处理及与复接器的数据交换 | 第34-38页 |
| 3．3．4 关于复用单元的发送存储区 | 第38-41页 |
| 3．3．5 关于复用单元的主从处理 | 第41-43页 |
| 3．4 复接器分路单元介绍 | 第43-50页 |
| 3．4．1 分路单元原理框图及工作过程 | 第43-44页 |
| 3．4．2 分路单元与语音单元及数据单元之间的数据传递过程及时序 | 第44-45页 |
| 3．4．3 关于分路单元的接收存储区 | 第45-49页 |
| 3．4．4 关于分路单元同步时的前方保护和后方保护 | 第49-50页 |
| 第四章 调制解调单元的方案设计 | 第50-66页 |
| 4．1 调制解调单元的功能特点及实现方案选择 | 第50-52页 |
| 4．2 RC288DPI和RC288DPL芯片简介 | 第52-53页 |
| 4．3 RC56D/336D芯片简介 | 第53-56页 |
| 4．3．1 RC56D/336D芯片组成 | 第53-54页 |
| 4．3．2 RC56D/336D芯片功能及应用 | 第54-56页 |
| 4．4 AT命令集简介 | 第56-61页 |
| 4．4．1 MODEM状态 | 第56-58页 |
| 4．4．2 AT命令 | 第58-61页 |
| 4．5 同步/四线/专线MODEM的实现方案 | 第61-66页 |
| 4．5．1 同步四线专线MODEM的实现方案原理框图 | 第61-62页 |
| 4．5．2 同步四线专线MODEM与异步二线MODEM的差别 | 第62-64页 |
| 4．5．3 关于AT命令的收发处理 | 第64-66页 |
| 第五章 硬件实现与软件设计 | 第66-85页 |
| 5．1 调制解调单元硬件结构设计 | 第66-67页 |
| 5．2 复用分路单元硬件结构设计 | 第67-68页 |
| 5．3 时钟单元电路设计 | 第68-69页 |
| 5．4 MODEM单元初始化及复用分路、语音单元软件流程框图 | 第69-83页 |
| 5．5 系统性能测试 | 第83-85页 |
| 结束语 | 第85-86页 |
| 参考文献 | 第86-87页 |
