| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·频率合成技术的发展 | 第9-10页 |
| ·频率合成技术的概述 | 第10-14页 |
| ·频率合成的概念及主要技术指标 | 第10页 |
| ·直接频率合成（DS） | 第10-11页 |
| ·间接频率合成 | 第11-12页 |
| ·直接数字频率合成（DDS） | 第12页 |
| ·混合式频率合成技术 | 第12-13页 |
| ·各种频率合成技术的性能分析与比较 | 第13-14页 |
| ·DDS 技术的国内外研究现状以及发展趋势 | 第14-15页 |
| ·本文需完成的工作 | 第15页 |
| ·本章小结 | 第15-16页 |
| 第二章 DDS 技术的基本理论 | 第16-26页 |
| ·DDS 技术的理论研究背景 | 第16页 |
| ·DDS 技术的基本工作原理 | 第16-18页 |
| ·DDS 特点综述 | 第18-19页 |
| ·DDS 的基本结构介绍 | 第19-20页 |
| ·相位累加器 | 第19-20页 |
| ·查询表ROM | 第20页 |
| ·D/A 转换器和低通滤波器 | 第20页 |
| ·DDS 的理想输出频谱 | 第20-21页 |
| ·含有噪声的DDS 输出频谱 | 第21-24页 |
| ·DDS 噪声与杂散来源 | 第21-22页 |
| ·DDS 的杂散分析 | 第22-24页 |
| ·本章小结 | 第24-26页 |
| 第三章 ASIC 设计流程和相关技术 | 第26-38页 |
| ·EDA 技术概述 | 第26-27页 |
| ·数字设计方法概论 | 第27-28页 |
| ·硬件描述语言HDL | 第28-30页 |
| ·VHDL 语言 | 第29页 |
| ·Verilog HDL 语言 | 第29-30页 |
| ·ASIC 传统设计流程 | 第30-35页 |
| ·设计规范和RTL 级编码 | 第32页 |
| ·动态仿真与功能验证 | 第32-33页 |
| ·约束、综合和扫描插入 | 第33页 |
| ·形式验证 | 第33-34页 |
| ·使用PrimeTime 进行静态时序分析（STA） | 第34页 |
| ·布局、布线和验证 | 第34页 |
| ·IC 工艺选择 | 第34-35页 |
| ·ASIC 设计相关技术 | 第35-37页 |
| ·可综合设计技术 | 第35-37页 |
| ·可测性设计技术 | 第37页 |
| ·可重用设计技术 | 第37页 |
| ·本章小结 | 第37-38页 |
| 第四章 DDS 的模块划分和算法分析 | 第38-53页 |
| ·DDS 模块总体介绍 | 第38-39页 |
| ·时钟分频模块（CLK_DIV） | 第39-40页 |
| ·串并控制字生成模块（Control_word_reg） | 第40-44页 |
| ·控制字分组模块（Fre_Phase_Data_Reg） | 第44页 |
| ·32 位4 级流水线加法器（Add_32_pipeline_4） | 第44-47页 |
| ·相位偏移控制模块（Phase_Shift_Reg） | 第47页 |
| ·查询地址截断模块（Address_Reg） | 第47-48页 |
| ·查询地址变换模块（Address_Conv） | 第48-49页 |
| ·查询值辅助修正模块（Data_Conv） | 第49页 |
| ·查询ROM 只读模块（ROM_4096_sin、ROM_4096_cos） | 第49-51页 |
| ·DDS 顶层模块（DDS_32） | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 DDS 数字部分前端RTL 级功能仿真与验证 | 第53-70页 |
| ·动态仿真工具Modelsim 简介 | 第53-54页 |
| ·DDS 各个分模块的RTL 级功能仿真与验证 | 第54-61页 |
| ·时钟分频模块（CLK_DIV）的RTL 级功能仿真与验证 | 第55页 |
| ·串并控制字生成模块（Control_word_reg）的RTL 级功能仿真与验证 | 第55-57页 |
| ·控制字分组模块（Fre_Phase_Data_Reg）的RTL 级功能仿真与验证 | 第57页 |
| ·32 位4 级流水线加法器（Add_32_pipeline_4）的RTL 级功能仿真与验证. | 第57-58页 |
| ·相位偏移控制模块（Phase_Shift_Reg）的RTL 级功能仿真与验证 | 第58-59页 |
| ·查询地址截断模块（Address_Reg）的RTL 级功能仿真与验证 | 第59页 |
| ·查询地址变换模块（Address_Conv）的RTL 级功能仿真与验证 | 第59-60页 |
| ·查询ROM 只读模块（ROM_4096_sin）的RTL 级功能仿真与验证 | 第60页 |
| ·查询值辅助修正模块（Data_Conv）的RTL 级功能仿真与验证 | 第60-61页 |
| ·DDS 顶层模块的RTL 级功能仿真与验证 | 第61-69页 |
| ·串并模式下DDS 顶层模块的RTL 级功能仿真与验证 | 第61-63页 |
| ·不同输入控制字下DDS 顶层模块的RTL 级功能仿真与验证 | 第63-65页 |
| ·不同时钟频率控制下DDS 顶层模块的RTL 级功能仿真与验证 | 第65-66页 |
| ·低功耗模式下DDS 顶层模块的RTL 级功能仿真与验证 | 第66页 |
| ·相位偏移模式下DDS 顶层模块的RTL 级功能仿真与验证 | 第66-68页 |
| ·数字调制模式下DDS 顶层模块的RTL 级功能仿真与验证 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 DDS 的综合优化与静态时序分析 | 第70-96页 |
| ·综合工具Design Compiler 简介 | 第70-71页 |
| ·静态时序分析工具Primetime 简介 | 第71页 |
| ·DDS 的FPGA 验证 | 第71-76页 |
| ·DDS 的综合优化以及静态时序分析 | 第76-95页 |
| ·仿真工艺库简介 | 第76-78页 |
| ·综合优化 | 第78-90页 |
| ·静态时序分析 | 第90-95页 |
| ·本章小结 | 第95-96页 |
| 第七章 全文总结 | 第96-97页 |
| 参考文献 | 第97-100页 |
| 附录 攻读硕士学位期间发表的论文目录 | 第100-101页 |
| 致谢 | 第101页 |
