基于PCI-E总线的多板卡高速互连技术研究
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景及其意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.2.1 红外采集系统研究现状 | 第11-12页 |
| 1.2.2 PCI-E总线发展现状 | 第12-13页 |
| 1.3 研究内容与章节安排 | 第13-16页 |
| 第2章 PCI-E的体系结构 | 第16-30页 |
| 2.1 PCI-E总线系统的拓扑结构 | 第16-17页 |
| 2.2 PCI-E总线的层次结构 | 第17-19页 |
| 2.3 PCI-E总线的事务机制 | 第19-26页 |
| 2.3.1 PCI-E事务协议 | 第19-21页 |
| 2.3.2 TLP的格式 | 第21-26页 |
| 2.3.3 TLP的路由 | 第26页 |
| 2.4 PCI-E的配置空间 | 第26-28页 |
| 2.5 本章小结 | 第28-30页 |
| 第3章 多板卡互连系统的硬件设计 | 第30-42页 |
| 3.1 FPGA多功能视频采集板 | 第30-37页 |
| 3.1.1 FPGA介绍 | 第31-32页 |
| 3.1.2 DDR 3L SDRAM模块 | 第32-33页 |
| 3.1.3 光纤模块 | 第33-34页 |
| 3.1.4 PCI-E接口 | 第34-35页 |
| 3.1.5 Camera Link模块 | 第35-37页 |
| 3.2 DSP数据处理板 | 第37-40页 |
| 3.3 本章小结 | 第40-42页 |
| 第4章 FPGA逻辑设计 | 第42-62页 |
| 4.1 FPGA整体设计 | 第42-44页 |
| 4.2 光纤模块设计 | 第44-51页 |
| 4.2.1 Aurora核介绍 | 第44-45页 |
| 4.2.2 Aurora核接口逻辑介绍 | 第45-50页 |
| 4.2.3 Aurora核参数设置 | 第50-51页 |
| 4.3 PCI-E模块的设计 | 第51-58页 |
| 4.3.1 PCI-EIP核介绍 | 第51-53页 |
| 4.3.2 PCI-EIP核接口逻辑介绍 | 第53-56页 |
| 4.3.3 PCI-EIP核参数设置 | 第56-58页 |
| 4.4 FPGA内部逻辑设计 | 第58-61页 |
| 4.4.1 控制命令与状态信息的传输 | 第59-60页 |
| 4.4.2 红外图像数据的传输 | 第60-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第5章 DSP驱动设计和主机软件设计 | 第62-72页 |
| 5.1 DSP驱动设计 | 第62-68页 |
| 5.1.1 PCI-E子系统介绍 | 第62-63页 |
| 5.1.2 PCI-E地址翻译 | 第63-66页 |
| 5.1.3 DSP驱动程序设计 | 第66-68页 |
| 5.2 主机软件设计 | 第68-70页 |
| 5.3 本章小结 | 第70-72页 |
| 第6章 实验与结果分析 | 第72-78页 |
| 6.1 红外图像数据的传输 | 第72-75页 |
| 6.1.1 FPGA多功能视频采集板的数据传输 | 第72-74页 |
| 6.1.2 DSP与主机的数据接收 | 第74-75页 |
| 6.2 控制命令与状态信息的传输 | 第75-77页 |
| 6.3 本章小结 | 第77-78页 |
| 第7章 总结与展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 | 第88页 |
