基于AD9957的宽带信号发生器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景和意义 | 第17-18页 |
| 1.2 国内外发展现状 | 第18-19页 |
| 1.3 论文内容安排 | 第19-21页 |
| 第二章 宽带信号发生器原理 | 第21-41页 |
| 2.1 宽带概述 | 第21-23页 |
| 2.2 DDS原理 | 第23-28页 |
| 2.2.1 概述 | 第23页 |
| 2.2.2 DDS的结构介绍 | 第23-27页 |
| 2.2.3 DDS的技术特点 | 第27-28页 |
| 2.3 正交数字上变频原理 | 第28-37页 |
| 2.3.1 概述 | 第28-29页 |
| 2.3.2 数字上变频 | 第29-35页 |
| 2.3.3 数字正交调制 | 第35-37页 |
| 2.4 多路相参技术 | 第37-39页 |
| 2.4.1 概述 | 第37页 |
| 2.4.2 工作原理 | 第37-39页 |
| 2.5 本章小结 | 第39-41页 |
| 第三章 硬件系统的设计与实现 | 第41-59页 |
| 3.1 设计要求 | 第41页 |
| 3.2 整体架构的设计 | 第41-44页 |
| 3.2.1 整体方案的设计 | 第41-44页 |
| 3.2.2 硬件设计流程 | 第44页 |
| 3.3 主要芯片的选型 | 第44-48页 |
| 3.3.1 FPGA的结构与选型 | 第44-45页 |
| 3.3.2 QDUC器件的选型 | 第45-48页 |
| 3.4 电路设计 | 第48-56页 |
| 3.4.1 时钟电路 | 第48-50页 |
| 3.4.2 基带数据接收电路 | 第50-51页 |
| 3.4.3 滤波电路 | 第51-53页 |
| 3.4.4 同步电路 | 第53-56页 |
| 3.5 本章小结 | 第56-59页 |
| 第四章 系统的软件设计与测试 | 第59-79页 |
| 4.1 设计流程 | 第59-60页 |
| 4.2 各模块的软件设计 | 第60-66页 |
| 4.2.1 数据处理模块 | 第60-62页 |
| 4.2.2 控制模块 | 第62-64页 |
| 4.2.3 多路同步模块 | 第64-66页 |
| 4.3 系统测试 | 第66-77页 |
| 4.3.1 单频连续波 | 第66-70页 |
| 4.3.2 线性调频脉冲信号 | 第70-73页 |
| 4.3.3 同步测试 | 第73-77页 |
| 4.4 本章小结 | 第77-79页 |
| 第五章 总结与展望 | 第79-81页 |
| 5.1 工作总结 | 第79-80页 |
| 5.2 研究展望 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |
