| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题的研究背景 | 第9-10页 |
| 1.2 研究目的及国内外研究现状 | 第10-13页 |
| 1.2.1 研究目的 | 第10-11页 |
| 1.2.2 国内外研究现状 | 第11-13页 |
| 1.3 本文的主要研究内容及章节安排 | 第13-15页 |
| 第二章 时分复用相关理论及系统整体设计方案 | 第15-29页 |
| 2.1 时分复用基本理论 | 第15-24页 |
| 2.1.1 复接/分接理论 | 第16-18页 |
| 2.1.2 同步系统理论 | 第18-24页 |
| 2.2 电时分复用技术-SERDES关键技术 | 第24-26页 |
| 2.2.1 SERDES技术简介 | 第24-25页 |
| 2.2.2 基于8B/10BSERDES的ETDM原理框图 | 第25-26页 |
| 2.3 光时分复用技术 | 第26-27页 |
| 2.3.1 OTDM关键技术 | 第26-27页 |
| 2.4 高速光传输系统设计方案 | 第27-28页 |
| 2.4.1 系统设计方案说明 | 第28页 |
| 2.4.2 系统关键技术指标 | 第28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 电时分复用关键技术 | 第29-48页 |
| 3.1 FPGA简介 | 第29-31页 |
| 3.1.1 FPGA基本架构 | 第30页 |
| 3.1.2 FPGA开发流程 | 第30-31页 |
| 3.2 并串/串并转换电路设计 | 第31-36页 |
| 3.2.1 移位寄存器电路简介 | 第31-32页 |
| 3.2.2 并串转换电路设计分析 | 第32-34页 |
| 3.2.3 串并转换电路设计分析 | 第34-35页 |
| 3.2.4 其他类型并串/串并转换电路简介 | 第35-36页 |
| 3.3 信道编解码技术 | 第36-40页 |
| 3.3.1 8b/10b编解码控制设计 | 第36-38页 |
| 3.3.2 8b/10b编解码数据码表 | 第38-39页 |
| 3.3.3 8b/10b编解码实现 | 第39-40页 |
| 3.4 高速时钟技术 | 第40-45页 |
| 3.4.1 数字锁相环 | 第40-44页 |
| 3.4.2 基于锁相环的时钟恢复电路(CDR)设计 | 第44-45页 |
| 3.5 高速差分接口电路 | 第45-47页 |
| 3.6 本章小结 | 第47-48页 |
| 第四章 光时分复用关键技术 | 第48-63页 |
| 4.1 高速窄脉冲光源技术 | 第48-52页 |
| 4.1.1 激光器锁模原理 | 第48-51页 |
| 4.1.2 锁模激光器仿真分析 | 第51-52页 |
| 4.2 光调制技术 | 第52-56页 |
| 4.2.1 LiNbO_3电光调制器简介 | 第52-54页 |
| 4.2.2 调制器仿真分析 | 第54-56页 |
| 4.3 光复用关键技术 | 第56-61页 |
| 4.3.1 光纤耦合器基本原理 | 第56-57页 |
| 4.3.2 光纤延时器 | 第57-58页 |
| 4.3.3 光时分复用模块仿真分析 | 第58-61页 |
| 4.4 本章小结 | 第61-63页 |
| 第五章 高速光传输仿真分析 | 第63-72页 |
| 5.1 电时分复用仿真分析 | 第63页 |
| 5.2 光时分复用仿真分析 | 第63-66页 |
| 5.3 80 Gb/s光波传输仿真分析 | 第66-70页 |
| 5.4 本章小结 | 第70-72页 |
| 第六章 总结 | 第72-74页 |
| 6.1 工作总结 | 第72-73页 |
| 6.2 未来展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-76页 |