低噪声低功耗传感器读出芯片的研究与设计
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 论文的研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状和发展动态 | 第10-13页 |
| 1.3 论文的研究内容和主要创新点 | 第13-14页 |
| 1.4 论文的章节安排 | 第14-15页 |
| 第2章 传感器读出芯片基本概述 | 第15-31页 |
| 2.1 仪表放大器的基本原理和主要架构 | 第16-21页 |
| 2.1.1 三运放仪表放大器 | 第16-18页 |
| 2.1.2 电流反馈型仪表放大器 | 第18-19页 |
| 2.1.3 电容耦合型仪表放大器 | 第19-21页 |
| 2.1.4 三种架构仪表放大器优缺点对比 | 第21页 |
| 2.2 ADC的基本原理和主要架构 | 第21-31页 |
| 2.2.1 量化噪声 | 第22-24页 |
| 2.2.2 ADC的分类 | 第24-26页 |
| 2.2.3 ADC的性能指标 | 第26-27页 |
| 2.2.4 Σ-Δ ADC的基本原理 | 第27-31页 |
| 第3章 芯片系统级设计与噪声分析 | 第31-53页 |
| 3.1 Σ-ΔADC系统架构设计和建模验证 | 第34-41页 |
| 3.1.1 调制器阶数及架构的确定 | 第34-36页 |
| 3.1.2 调制器环路系数的计算 | 第36-39页 |
| 3.1.3 Σ-ΔADC建模和OSR的确定 | 第39-41页 |
| 3.2 传感器读出芯片噪声分析 | 第41-53页 |
| 3.2.1 噪声类型 | 第41-42页 |
| 3.2.2 CMOS运放的噪声 | 第42-45页 |
| 3.2.3 开关电容积分器的噪声 | 第45-48页 |
| 3.2.4 低噪声放大器设计技术 | 第48-52页 |
| 3.2.5 芯片噪声指标计算 | 第52-53页 |
| 第4章 芯片中关键电路设计与仿真 | 第53-87页 |
| 4.1 LDO电路的设计与仿真 | 第53-60页 |
| 4.1.1 带隙基准电路 | 第53-58页 |
| 4.1.2 LDO电路 | 第58-60页 |
| 4.2 仪表放大器的设计与仿真 | 第60-69页 |
| 4.2.1 内嵌仪表放大器的双采样积分器 | 第60-62页 |
| 4.2.2 仪表放大器的噪声 | 第62-63页 |
| 4.2.3 仪表放大器的其他指标 | 第63-64页 |
| 4.2.4 电路架构和仿真结果 | 第64-69页 |
| 4.3 Σ-Δ调制器的设计与仿真 | 第69-75页 |
| 4.3.1 Σ-Δ调制器的整体架构 | 第69-71页 |
| 4.3.2 开关电容积分器的设计 | 第71-73页 |
| 4.3.3 单比特量化器的设计 | 第73-74页 |
| 4.3.4 Σ-Δ调制器的仿真 | 第74-75页 |
| 4.4 数字抽取滤波器的设计与仿真 | 第75-77页 |
| 4.4.1 Sinc滤波器的原理 | 第75-76页 |
| 4.4.2 Sinc滤波器的设计与仿真 | 第76-77页 |
| 4.5 外部时钟检测电路的设计与仿真 | 第77-79页 |
| 4.6 振荡器电路的设计与仿真 | 第79-82页 |
| 4.7 两相不交叠时钟电路的设计与仿真 | 第82-83页 |
| 4.8 上电复位电路的设计与仿真 | 第83-85页 |
| 4.9 整体电路数模混合仿真 | 第85-87页 |
| 第5章 芯片版图设计与后仿真 | 第87-93页 |
| 5.1 版图设计基本概述 | 第87-90页 |
| 5.1.1 噪声隔离 | 第87页 |
| 5.1.2 对称性设计 | 第87-88页 |
| 5.1.3 寄生效应 | 第88页 |
| 5.1.4 可靠性设计 | 第88-90页 |
| 5.2 芯片整体版图设计 | 第90-91页 |
| 5.3 关键电路后仿真结果 | 第91-93页 |
| 第6章 总结与展望 | 第93-95页 |
| 6.1 工作总结 | 第93-94页 |
| 6.2 未来展望 | 第94-95页 |
| 参考文献 | 第95-99页 |
| 致谢 | 第99-101页 |
| 附录A 数字抽取滤波器verilog代码 | 第101-105页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第105页 |
| 个人简历 | 第105页 |
| 在学期间发表的学术论文 | 第105页 |
