| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 课题的研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文的主要工作和结构安排 | 第11-13页 |
| 第二章 模拟锁相环原理 | 第13-25页 |
| 2.1 模拟锁相环（PLL）的基本结构及工作原理 | 第13-17页 |
| 2.2 基于 PI 控制算法的模拟锁相环及性能分析 | 第17-21页 |
| 2.3 基于 PI 控制的模拟锁相环系统仿真分析 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 基于 PI 控制的全数字锁相环基本结构及工作原理 | 第25-34页 |
| 3.1 数字鉴相器结构及工作原理 | 第25-27页 |
| 3.2 数字环路滤波器的结构及工作原理 | 第27-28页 |
| 3.3 数控振荡器的结构及工作原理 | 第28-30页 |
| 3.4 基于 PI 控制的全数字锁相环基本结构及原理分析 | 第30-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 快速自适应锁相环路控制方式的研究 | 第34-41页 |
| 4.1 快速自适应锁相环路的研究背景 | 第34-35页 |
| 4.2 快速自适应锁相环路结构及数学模型 | 第35-37页 |
| 4.3 快速自适应锁相环路性能分析 | 第37-39页 |
| 4.4 快速自适应锁相环的系统仿真分析 | 第39-40页 |
| 4.5 本章小结 | 第40-41页 |
| 第五章 快速自适应全数字锁相环系统结构的研究与设计 | 第41-63页 |
| 5.1 快速自适应全数字锁相环路的结构框图 | 第41页 |
| 5.2 基于时序状态转移逻辑的数字鉴相器 | 第41-46页 |
| 5.3 快速自适应全数字锁相环的控制模块的电路结构 | 第46-52页 |
| 5.4 数控振荡器的工作原理及电路设计 | 第52-53页 |
| 5.5 快速自适应全数字锁相环的系统建模及参数设计 | 第53-56页 |
| 5.6 快速自适应全数字锁相环的硬件电路实现及仿真分析 | 第56-62页 |
| 5.7 本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 6.1 研究工作总结 | 第63-64页 |
| 6.2 前景展望 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 发表论文及参与科研情况说明 | 第68-69页 |
| 致谢 | 第69页 |
