摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略语表 | 第15-16页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景 | 第16-17页 |
1.2 研究现状 | 第17-18页 |
1.3 研究内容与意义 | 第18-19页 |
1.4 本论文的结构 | 第19-20页 |
第二章 相关协议分析与技术介绍 | 第20-36页 |
2.1 光纤通道协议 | 第20-22页 |
2.1.1 FC层次 | 第20-21页 |
2.1.2 FC帧结构 | 第21页 |
2.1.3 FC端.类型及拓扑结构 | 第21-22页 |
2.2 万兆以太网 | 第22-23页 |
2.3 FCOE协议 | 第23-29页 |
2.3.1 FCoE层次映射 | 第24页 |
2.3.2 FCoE相关帧格式 | 第24-26页 |
2.3.3 ENode功能模型 | 第26-28页 |
2.3.4 地址分配机制 | 第28-29页 |
2.4 DMA技术 | 第29-30页 |
2.5 PCI EXPRESS总线 | 第30-34页 |
2.5.1 PCI Express总线的优点 | 第31-32页 |
2.5.2 PCI Express体系结构 | 第32-34页 |
2.6 HASH算法 | 第34-35页 |
2.7 本章小结 | 第35-36页 |
第三章 万兆FCOE监控卡设计方案 | 第36-46页 |
3.1 万兆FCOE监控卡功能需求分析及应用环境介绍 | 第36-38页 |
3.1.1 万兆FCoE监控卡触发功能需求 | 第37-38页 |
3.1.2 万兆FCoE监控卡过滤功能需求 | 第38页 |
3.2 万兆FCOE监控卡系统框图 | 第38-39页 |
3.3 实现方案 | 第39-45页 |
3.3.1 FPGA选型和PCI Express Hard IP配置 | 第39-41页 |
3.3.2 FCoE接.实现方案 | 第41-43页 |
3.3.3 DMA模块实现方案 | 第43-45页 |
3.4 本章小结 | 第45-46页 |
第四章 万兆FCOE监控卡硬件逻辑的FPGA实现 | 第46-62页 |
4.1 FCOE接.设计 | 第46-55页 |
4.1.1 RS层 | 第46-49页 |
4.1.2 MAC层实现 | 第49-55页 |
4.1.2.1 帧解析和处理模块的实现 | 第49-52页 |
4.1.2.2 触发和过滤功能实现 | 第52-55页 |
4.2 DMA模块设计 | 第55-61页 |
4.2.1 PCIe核设计 | 第55-56页 |
4.2.2 读写控制逻辑设计 | 第56-58页 |
4.2.3 写内存模块设计 | 第58-60页 |
4.2.4 DMA寄存器控制逻辑设计 | 第60-61页 |
4.3 本章小结 | 第61-62页 |
第五章 仿真与测试 | 第62-86页 |
5.1 监控卡硬件功能仿真 | 第62-72页 |
5.1.1 FCoE接.仿真 | 第62-68页 |
5.1.1.1 RS层仿真 | 第62页 |
5.1.1.2 MAC层帧解析和处理模块仿真 | 第62-64页 |
5.1.1.3 MAC层有触发无过滤功能仿真 | 第64-65页 |
5.1.1.4 MAC层无触发有过滤功能仿真 | 第65-67页 |
5.1.1.5 MAC层有触发有过滤功能仿真 | 第67-68页 |
5.1.2 DMA仿真 | 第68-72页 |
5.1.2.1 PCIe核仿真 | 第68-69页 |
5.1.2.2 寄存器读写仿真 | 第69-70页 |
5.1.2.3 写内存功能仿真 | 第70-72页 |
5.2 软硬件联合上板测试 | 第72-85页 |
5.2.1 测试环境介绍 | 第72-73页 |
5.2.2 测试方案介绍 | 第73-74页 |
5.2.3 详细测试 | 第74-85页 |
5.2.3.1 RS层测试 | 第74-75页 |
5.2.3.2 无触发无过滤测试 | 第75-77页 |
5.2.3.3 有触发无过滤测试 | 第77-79页 |
5.2.3.4 无触发有过滤测试 | 第79-80页 |
5.2.3.5 有触发有过滤测试 | 第80-83页 |
5.2.3.6 DMA读写寄存器测试 | 第83页 |
5.2.3.7 DMA写内存测试 | 第83-84页 |
5.2.3.8 监控界面显示 | 第84-85页 |
5.3 本章小结 | 第85-86页 |
第六章 结论与展望 | 第86-88页 |
6.1 本文小结 | 第86页 |
6.2 未来工作展望 | 第86-88页 |
致谢 | 第88-89页 |
参考文献 | 第89-91页 |
攻硕期间取得的研究成果 | 第91-92页 |