| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 本论文研究背景、内容及目标 | 第11-12页 |
| 1.1.1 OSD 系统发展现状分析 | 第11-12页 |
| 1.1.2 OSD 系统面临的问题 | 第12页 |
| 1.1.3 论文研究的目标 | 第12页 |
| 1.2 论文结构介绍 | 第12-13页 |
| 1.3 本章小结 | 第13-14页 |
| 第二章 OSD 相关原理及算法研究 | 第14-24页 |
| 2.1 视频显示原理 | 第14-16页 |
| 2.1.1 人眼的视觉效应 | 第14页 |
| 2.1.2 电视扫描原理（行，场同步原理） | 第14-15页 |
| 2.1.3 视频分辨率 | 第15-16页 |
| 2.2 OSD 技术原理及算法研究 | 第16-21页 |
| 2.2.1 OSD 多区链表式访问 | 第16-18页 |
| 2.2.2 ALPHA 混叠原理 | 第18-20页 |
| 2.2.3 CLUT 原理 | 第20-21页 |
| 2.3 低功耗设计技术 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 OSD 控制器设计概要 | 第24-46页 |
| 3.1 OSD 在视频系统中的位置 | 第24-25页 |
| 3.2 OSD 控制器硬体开发平台及流程 | 第25-27页 |
| 3.3 OSD 系统实现及功能划分 | 第27-30页 |
| 3.4 OSD 硬体设计特性 | 第30-31页 |
| 3.5 OSD 数据结构定义 | 第31-34页 |
| 3.6 OSD 系统总线概述 | 第34-37页 |
| 3.6.1 系统数据总线 | 第34-36页 |
| 3.6.2 系统寄存器总线 | 第36-37页 |
| 3.7 OSD 功能寄存器定义 | 第37-40页 |
| 3.7.1 控制寄存器（osd_control） | 第37-38页 |
| 3.7.2 门控时钟控制寄存器（osd_gated_clock_control） | 第38页 |
| 3.7.3 OSD 功能使能控制寄存器（osd_enable_control） | 第38页 |
| 3.7.4 OSD 存储起始地址寄存器（osd_base_addr） | 第38-39页 |
| 3.7.5 OSD 链表首偏移地址寄存器（osd_link_addr） | 第39页 |
| 3.7.6 OSD 高比特地址寄存器（osd_addr_h） | 第39页 |
| 3.7.7 OSD 系统数据总线优先级阈值设定寄存器（osd_urgent_thr） | 第39-40页 |
| 3.7.8 OSD 状态监控寄存器（osd_mon） | 第40页 |
| 3.8 OSD 系统软件实现及可行性评估 | 第40-43页 |
| 3.8.1 数据结构定义 | 第40-41页 |
| 3.8.2 功能模块划分及函数的定义 | 第41-42页 |
| 3.8.3 构造测试向量 | 第42页 |
| 3.8.4 测试结果分析、性能分析 | 第42-43页 |
| 3.9 OSD 低功耗门控时钟设计 | 第43-45页 |
| 3.10 本章小结 | 第45-46页 |
| 第四章 OSD 控制器的硬件设计 | 第46-77页 |
| 4.1 OSD 控制器硬体实现架构 | 第46-47页 |
| 4.2 I/O 端口定义 | 第47-49页 |
| 4.3 工作流程描述 | 第49-51页 |
| 4.4 功能模块定义及描述 | 第51-76页 |
| 4.4.1 OSD_REG 模块 | 第51-52页 |
| 4.4.2 OSD_ADDR_GEN 模块 | 第52-59页 |
| 4.4.3 OSD_HT_HANDLE 模块 | 第59-60页 |
| 4.4.4 OSD_HDR_CTRL 模块 | 第60-63页 |
| 4.4.5 OSD_CP_INSTALL 模块 | 第63-67页 |
| 4.4.6 OSD_DFIFO_1ST 模块 | 第67-68页 |
| 4.4.7 OSD_LB_BRIDGE 模块 | 第68-69页 |
| 4.4.8 OSD_REQ_CTRL 模块 | 第69-71页 |
| 4.4.9 OSD_BM_DECODER 模块 | 第71-72页 |
| 4.4.10 OSD_DIS_CTRL 模块 | 第72-75页 |
| 4.4.11 OSD_SB_MON 模块 | 第75-76页 |
| 4.5 本章小结 | 第76-77页 |
| 第五章 OSD 控制器的功能仿真、验证及问题探讨 | 第77-92页 |
| 5.1 软件仿真测试 | 第77-86页 |
| 5.1.1 测试概要 | 第77-78页 |
| 5.1.2 测试环境介绍 | 第78-84页 |
| 5.1.3 测试结果 | 第84-86页 |
| 5.2 FPGA 验证 | 第86-89页 |
| 5.2.1 验证概要 | 第87页 |
| 5.2.2 验证平台介绍 | 第87-88页 |
| 5.2.3 验证结果 | 第88-89页 |
| 5.3 实现问题的探讨 | 第89-91页 |
| 5.3.1 实时显示保证机制 | 第89-90页 |
| 5.3.2 数据总线读取紧急保证机制 | 第90-91页 |
| 5.4 本章小结 | 第91-92页 |
| 第六章 结论 | 第92-94页 |
| 6.1 本论文开展步骤 | 第92页 |
| 6.2 本论文的主要贡献 | 第92-93页 |
| 6.3 下一步工作展望 | 第93-94页 |
| 致谢 | 第94-95页 |
| 参考文献 | 第95-98页 |
| 附录 | 第98-110页 |
