| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-19页 |
| 1.1 课题来源与研究背景 | 第10-11页 |
| 1.1.1 课题来源 | 第10页 |
| 1.1.2 研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 运动控制器的国内外研究现状 | 第11-14页 |
| 1.2.2 FPGA的国内外现状 | 第14-15页 |
| 1.3 运动控制器设计方案概述 | 第15-17页 |
| 1.4 研究内容与章节安排 | 第17-19页 |
| 1.4.1 研究的主要内容 | 第17页 |
| 1.4.2 论文章节安排 | 第17-19页 |
| 第二章 运动控制器的总体方案设计 | 第19-32页 |
| 2.1 运动控制器及所选设计方案 | 第19-20页 |
| 2.2 开发的运动控制器功能与技术指标 | 第20-21页 |
| 2.3 国产FPGA芯片选型及设计难点与优势 | 第21-25页 |
| 2.3.1 国产SOC FPGA芯片选型 | 第21-23页 |
| 2.3.2 使用M7A12N0的设计难点及解决方法 | 第23-24页 |
| 2.3.3 使用M7A12N0的设计优势 | 第24-25页 |
| 2.4 M7A12N0中运动控制器的设计架构 | 第25页 |
| 2.5 M7A12N0开发平台的实现 | 第25-27页 |
| 2.6 开发技术、工具与流程 | 第27-31页 |
| 2.6.1 SOPC开发技术 | 第27-28页 |
| 2.6.2 EDA开发工具—Primace | 第28-29页 |
| 2.6.3 具体开发流程 | 第29-31页 |
| 2.7 本章小结 | 第31-32页 |
| 第三章 增量式编码器测角测速电路设计与实现 | 第32-50页 |
| 3.1 测角测速原理 | 第32-35页 |
| 3.1.1 增量式编码器测角原理 | 第32-33页 |
| 3.1.2 增量式编码器测速原理 | 第33-35页 |
| 3.2 测角测速电路的M7A12N0实现 | 第35-45页 |
| 3.2.1 FPGA逻辑模块组成 | 第35-37页 |
| 3.2.2 具体电路实现 | 第37-45页 |
| 3.3 性能测试 | 第45-49页 |
| 3.3.1 增量式编码器测角测速实验 | 第45-48页 |
| 3.3.2 最低测速性能分析 | 第48-49页 |
| 3.4 本章小结 | 第49-50页 |
| 第四章 绝对式编码器测角测速电路设计与实现 | 第50-69页 |
| 4.1 测角测速原理 | 第50-52页 |
| 4.1.1 绝对式编码器测角原理 | 第50-51页 |
| 4.1.2 绝对式编码器测速原理 | 第51-52页 |
| 4.2 测角测速电路的M7A12N0实现 | 第52-64页 |
| 4.2.1 FPGA逻辑模块组成 | 第52-54页 |
| 4.2.2 具体电路实现 | 第54-64页 |
| 4.3 性能测试 | 第64-68页 |
| 4.3.1 绝对式编码器测角测速实验 | 第64-67页 |
| 4.3.2 最低测速性能分析 | 第67-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 位置与速度闭环控制系统设计与实现 | 第69-78页 |
| 5.1 控制方法 | 第69页 |
| 5.2 控制系统程序设计 | 第69-72页 |
| 5.2.1 控制系统模块构成 | 第69-72页 |
| 5.2.2 控制系统软件流程 | 第72页 |
| 5.3 运动控制器性能测试 | 第72-77页 |
| 5.3.1 运动控制器实验平台及工作原理 | 第72-73页 |
| 5.3.2 各个运动控制模式测试 | 第73-77页 |
| 5.4 本章小结 | 第77-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-85页 |
| 致谢 | 第85-86页 |
| 附录A 攻读学位期间发表的学术论文目录 | 第86-87页 |
| 附录B 攻读学位期间参与的科研项目 | 第87页 |