| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第9-13页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 基于C语言的FPGA设计简介 | 第10页 |
| 1.3 国内外基于C语言的FPGA设计发展概况 | 第10-13页 |
| 1.3.1 System C | 第10-11页 |
| 1.3.2 Handel-C | 第11页 |
| 1.3.3 C to Hardware | 第11页 |
| 1.3.4 Nios II C-to-Hardware Acceleration Compiler（C2H） | 第11-13页 |
| 1.4 本设计中的关键问题和解决方案 | 第13页 |
| 1.5 本章小结 | 第13页 |
| 2 RC4加密算法及其C语言实现 | 第13-23页 |
| 2.1 流加密算法简介 | 第13-14页 |
| 2.2 RC4加密算法简介 | 第14-17页 |
| 2.2.1 密钥调度算法 | 第15-16页 |
| 2.2.2 伪随机数生成算法 | 第16-17页 |
| 2.3 RC4加密算法C语言实现 | 第17-19页 |
| 2.4 RC4加密算法的软件测试 | 第19-21页 |
| 2.5 RC4加密算法的安全性 | 第21-22页 |
| 2.6 本章小结 | 第22-23页 |
| 3 RC4加密算法硬件IP核的实现 | 第23-39页 |
| 3.1 C to Hardware技术简介 | 第23-27页 |
| 3.1.1 C to Hardware工作流程 | 第24-25页 |
| 3.1.2 C to HASM | 第25-27页 |
| 3.1.3 HASM to HDL | 第27页 |
| 3.2 RC4算法的HDL文件生成 | 第27-31页 |
| 3.2.1 总线接口适配 | 第28-29页 |
| 3.2.2 HDL转换操作 | 第29-31页 |
| 3.3 自定义IP核的实现 | 第31-38页 |
| 3.3.1 Avalon总线简介 | 第31-32页 |
| 3.3.2 IP核的生成 | 第32-36页 |
| 3.3.3 模块信号与IP核的绑定 | 第36-38页 |
| 3.4 本章小结 | 第38-39页 |
| 4 系统集成与测试 | 第39-64页 |
| 4.1 测试平台硬件设计 | 第39-48页 |
| 4.1.1 电源设计 | 第40-41页 |
| 4.1.2 调试与配置接口设计 | 第41-42页 |
| 4.1.3 存储器设计 | 第42-43页 |
| 4.1.4 时钟与复位电路设计 | 第43-44页 |
| 4.1.5 LED模块设计 | 第44页 |
| 4.1.6 TFT/IO模块设计 | 第44-45页 |
| 4.1.7 FPGA核心模块设计 | 第45-46页 |
| 4.1.8 PCB设计 | 第46-48页 |
| 4.2 测试平台SOPC系统设计 | 第48-55页 |
| 4.2.1 NiosII处理器简介 | 第48-49页 |
| 4.2.2 SDRAM控制器配置 | 第49-50页 |
| 4.2.3 时钟锁相环配置 | 第50页 |
| 4.2.4 通信端口的配置 | 第50-51页 |
| 4.2.5 性能测试计数器的配置 | 第51页 |
| 4.2.6 RC4加密算法硬件加速IP核的嵌入及配置 | 第51页 |
| 4.2.7 SOPC系统元件的连接与配置 | 第51-55页 |
| 4.3 测试程序的设计与实现 | 第55-63页 |
| 4.3.1 性能测试方法 | 第55页 |
| 4.3.2 创建BSP项目 | 第55-56页 |
| 4.3.3 创建Application项目 | 第56页 |
| 4.3.4 软件计算性能测试程序设计 | 第56-57页 |
| 4.3.5 硬件加速性能测试程序设计 | 第57-58页 |
| 4.3.6 性能测试结果 | 第58-63页 |
| 4.4 本章小结 | 第63-64页 |
| 5 总结与展望 | 第64-65页 |
| 5.1 总结 | 第64页 |
| 5.2 展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录A RC4加密算法加密解密验证程序 | 第67-68页 |
| 附录B Function1 HASM源程序 | 第68-69页 |
| 附录C Function2 HASM源程序 | 第69-72页 |
| 附录D RC4加密算法硬件加速IP核C语言实现 | 第72-75页 |
| 附录E RC4加密算法硬件加速IP核SOPC测试程序 | 第75-77页 |
| 致谢 | 第77-78页 |
