大容量数据采集存储系统的研究与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·选题背景和意义 | 第9页 |
| ·采集技术国内外的发展状况 | 第9-11页 |
| ·存储技术国内外的发展状况 | 第11页 |
| ·研究内容概述和本文结构安排 | 第11-13页 |
| 第二章 数据采集技术的研究 | 第13-21页 |
| ·采样 | 第13-16页 |
| ·均匀采样定理 | 第13-15页 |
| ·实际采样 | 第15-16页 |
| ·AD 转换原理 | 第16-18页 |
| ·采样保持 | 第16-17页 |
| ·量化 | 第17-18页 |
| ·编码 | 第18页 |
| ·AD 的性能指标 | 第18-21页 |
| 第三章 大容量高速存储技术的研究 | 第21-29页 |
| ·数据存储媒介的发展 | 第21-22页 |
| ·大容量数据的主流存储方案 | 第22-23页 |
| ·存储设备接口 | 第23-24页 |
| ·磁盘阵列 | 第24-29页 |
| ·磁盘阵列的结构 | 第24-26页 |
| ·磁盘阵列的性能特点 | 第26-29页 |
| 第四章 大容量数据采集存储系统的实现 | 第29-70页 |
| ·系统的总体方案 | 第29-30页 |
| ·数据采集部分的实现 | 第30-34页 |
| ·差分放大器的选择 | 第31-32页 |
| ·模数转换芯片的选择 | 第32-34页 |
| ·时钟芯片的选择 | 第34页 |
| ·缓存分路控制部分的实现 | 第34-46页 |
| ·FPGA 芯片的选择 | 第35-37页 |
| ·SDRAM 芯片的选择 | 第37-39页 |
| ·SDRAM 控制器的设计 | 第39-41页 |
| ·数据分配模块的设计 | 第41-43页 |
| ·主控制模块的设计 | 第43-44页 |
| ·配置方案 | 第44-46页 |
| ·磁盘阵列控制模块的设计 | 第46-67页 |
| ·磁盘阵列芯片的选择 | 第47-48页 |
| ·NiosⅡ系统的设计 | 第48页 |
| ·NiosⅡ的运用 | 第48-49页 |
| ·NiosⅡ的性能特点 | 第49-50页 |
| ·NiosⅡ软核的设计 | 第50-52页 |
| ·SDRAM 控制器的设计 | 第52-53页 |
| ·DMA 控制器的设计 | 第53-54页 |
| ·IDE 控制接口的设计 | 第54页 |
| ·IDE 接口信号与功能 | 第54-56页 |
| ·IDE 接口寄存器 | 第56页 |
| ·寻址方式的选择及使用的命令 | 第56-57页 |
| ·命令执行流程 | 第57-58页 |
| ·复位模块的设计 | 第58-59页 |
| ·寄存器读写 | 第59-61页 |
| ·set features 模块设计 | 第61-62页 |
| ·DMA 传输模块的设计 | 第62-64页 |
| ·CRC 模块的设计 | 第64-66页 |
| ·数据备份和磁盘CACHE 管理 | 第66-67页 |
| ·电路板的设计 | 第67-69页 |
| ·小结 | 第69-70页 |
| 第五章 系统测试与分析 | 第70-77页 |
| ·A/D 转换器的测试模型 | 第70-71页 |
| ·A/D 测试的前提条件 | 第71页 |
| ·ADC 的动态参数指标 | 第71-72页 |
| ·一致性采样原理 | 第72-73页 |
| ·采集和存储部分的测试方案 | 第73-74页 |
| ·测试结果 | 第74-76页 |
| ·结果分析 | 第76-77页 |
| 结束语 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 攻硕期间的研究成果 | 第81页 |
| 个人简介 | 第81-82页 |
