高动态掩星信号模拟器研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 论文研究的背景和意义 | 第10-11页 |
| 1.1.1 掩星探测简介 | 第10页 |
| 1.1.2 高动态掩星信号模拟器的研究意义 | 第10-11页 |
| 1.2 信号模拟器的国内外研究现状与发展趋势 | 第11-12页 |
| 1.3 论文内容及安排 | 第12-14页 |
| 第二章 高动态掩星信号模拟器的基本原理 | 第14-34页 |
| 2.1 概述 | 第14页 |
| 2.2 频率合成的主要技术指标 | 第14-17页 |
| 2.3 锁相环（PLL）频率合成器 | 第17-21页 |
| 2.3.1 PLL的工作原理 | 第17-18页 |
| 2.3.2 PLL的基本结构 | 第18-19页 |
| 2.3.3 PLL的相位噪声 | 第19-20页 |
| 2.3.4 PLL的杂散分析 | 第20-21页 |
| 2.4 直接数字频率合成器（DDS） | 第21-28页 |
| 2.4.1 DDS的基本原理 | 第21-23页 |
| 2.4.2 DDS的基本结构 | 第23-24页 |
| 2.4.3 DDS的频谱分析 | 第24-26页 |
| 2.4.4 DDS的相位噪声 | 第26-28页 |
| 2.4.5 DDS的主要特点[36] | 第28页 |
| 2.5 混合式频率合成技术 | 第28-31页 |
| 2.6 频率合成方式总结 | 第31-32页 |
| 2.7 本章小结 | 第32-34页 |
| 第三章 高动态掩星信号模拟器的总体及硬件设计 | 第34-54页 |
| 3.1 概述 | 第34页 |
| 3.2 高动态掩星信号模拟器技术指标分析 | 第34-37页 |
| 3.3 高动态掩星信号模拟器系统设计 | 第37-39页 |
| 3.4 高动态掩星信号模拟器硬件设计 | 第39-50页 |
| 3.4.1 芯片选型 | 第39-45页 |
| 3.4.2 频率合成电路设计 | 第45-46页 |
| 3.4.3 FPGA控制电路设计 | 第46页 |
| 3.4.4 电源电路设计 | 第46-47页 |
| 3.4.5 FPGA控制板PCB设计 | 第47-50页 |
| 3.5 确定最佳输出频点 | 第50-52页 |
| 3.6 本章小结 | 第52-54页 |
| 第四章 高动态掩星信号模拟器的软件设计 | 第54-64页 |
| 4.1 概述 | 第54页 |
| 4.2 FPGA控制逻辑设计 | 第54-59页 |
| 4.3 EZ-USB固件程序设计 | 第59-61页 |
| 4.4 上位机软件设计 | 第61-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第五章 高动态掩星信号模拟器的性能测试 | 第64-76页 |
| 5.1 概述 | 第64页 |
| 5.2 高动态掩星信号模拟器 | 第64-65页 |
| 5.3 FPGA控制板测试 | 第65-67页 |
| 5.3.1 USB通信测试 | 第65-66页 |
| 5.3.2 FPGA控制功能测试 | 第66-67页 |
| 5.4 模拟器的主要性能指标测试 | 第67-74页 |
| 5.4.1 测试项目及步骤 | 第67-68页 |
| 5.4.2 频率范围测试 | 第68-69页 |
| 5.4.3 相位噪声及杂散测试 | 第69-71页 |
| 5.4.4 频率分辨率测试 | 第71-73页 |
| 5.4.5 频率变化率 | 第73-74页 |
| 5.4.6 测试结论 | 第74页 |
| 5.5 本章小结 | 第74-76页 |
| 总结与展望 | 第76-78页 |
| 致谢 | 第78-80页 |
| 硕士期间完成的学术论文 | 第80-82页 |
| 参考文献 | 第82-84页 |
