| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 选题背景 | 第7-9页 |
| 1.2 连续波伪随机码调相引信体制现状 | 第9-10页 |
| 1.3 论文工作和各章的主要内容 | 第10-11页 |
| 2 伪随机码调相信号处理理论 | 第11-20页 |
| 2.1 连续波伪随机码调相体制信号处理理论 | 第11-18页 |
| 2.1.1 伪随机码调相信号基础理论 | 第11-13页 |
| 2.1.2 伪随机码调相信号处理系统分析 | 第13-15页 |
| 2.1.3 伪随机码调相引信性能分析 | 第15-17页 |
| 2.1.4 伪随机码参数设定 | 第17-18页 |
| 2.2 伪随机码调相信号处理整体设计 | 第18-20页 |
| 2.2.1 连续波伪随机码调相信号处理流程图 | 第18-20页 |
| 3 伪随机码调相信号处理——MATLAB仿真设计 | 第20-28页 |
| 3.1 MATLAB--simulink信号处理设计系统 | 第20页 |
| 3.2 Simulink信号处理部分实现 | 第20-27页 |
| 3.3 遇到的问题 | 第27-28页 |
| 4 伪随机码调相信号处理——FPGA硬件逻辑设计 | 第28-49页 |
| 4.1 FPGA开发设计套件 | 第28-31页 |
| 4.1.1 Xilinx Design Tool | 第28-29页 |
| 4.1.2 硬件仿真第三方EDA仿真工具—Modelsim | 第29-30页 |
| 4.1.3 verilog HDL硬件语言 | 第30-31页 |
| 4.2 伪码调相信号处理系统的逻辑设计 | 第31-46页 |
| 4.2.1 整体设计与前端处理 | 第31-35页 |
| 4.2.2 定距 | 第35-42页 |
| 4.2.3 测速 | 第42-46页 |
| 4.3 设计中遇到的问题 | 第46-49页 |
| 4.3.1 资源的利用率 | 第46-47页 |
| 4.3.2 时序、约束分析与RTL设计图 | 第47-48页 |
| 4.3.3 结果和分析和处理 | 第48-49页 |
| 5 伪随机码调相信号处理——电路与PCB设计 | 第49-59页 |
| 5.1 Cadence PCB硬件设计环境 | 第49-50页 |
| 5.2 信号处理PCB设计流程 | 第50-57页 |
| 5.2.1 原理图的设计 | 第50-53页 |
| 5.2.2 PCB设计 | 第53-57页 |
| 5.3 遇到的问题和处理办法 | 第57-59页 |
| 6 伪随机码调相信号处理系统测试与结果分析 | 第59-64页 |
| 总结和展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |