| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 国内外的研究现状 | 第11-12页 |
| 1.3 论文的主要内容及章节安排 | 第12-14页 |
| 1.3.1 论文的主要内容 | 第12-13页 |
| 1.3.2 论文的章节安排 | 第13-14页 |
| 第2章 技术基础 | 第14-25页 |
| 2.1 综合配置编译软件Diamond | 第14-15页 |
| 2.2 FPGA | 第15-18页 |
| 2.2.1 FPGA的基本架构 | 第15-16页 |
| 2.2.2 FPGA的工作原理 | 第16-17页 |
| 2.2.3 FPGA的设计方法和设计流程 | 第17-18页 |
| 2.3 仿真软件ModelSim | 第18页 |
| 2.4 Verilog HDL语言 | 第18-21页 |
| 2.4.1 Verilog的基本语法结构 | 第19-20页 |
| 2.4.2 Verilog HDL的设计流程 | 第20-21页 |
| 2.5 JPEG图像压缩技术 | 第21-25页 |
| 2.5.1 图像压缩原理和分类 | 第21-22页 |
| 2.5.2 JPEG压缩标准 | 第22-25页 |
| 第3章 快速DCT算法与改进 | 第25-53页 |
| 3.1 DCT算法 | 第25-29页 |
| 3.1.1 快速傅里叶变换 | 第25-27页 |
| 3.1.2 离散余弦变换 | 第27-29页 |
| 3.2 LLM-12算法的实现 | 第29-43页 |
| 3.2.1 快速DCT算法的结构 | 第30-31页 |
| 3.2.2 LLM算法的实现 | 第31-41页 |
| 3.2.3 LLM-12算法的实现 | 第41-43页 |
| 3.3 LLM-12算法的改进 | 第43-45页 |
| 3.4 不同快速DCT算法的压缩效果与改进算法的比较 | 第45-53页 |
| 3.4.1 W.H.Chen算法的压缩结果 | 第45-47页 |
| 3.4.2 AA&N算法的压缩效果 | 第47-48页 |
| 3.4.3 Bin-DCT算法的压缩效果 | 第48-50页 |
| 3.4.4 不同算法的图像压缩效果 | 第50-53页 |
| 第4章 JPEG编码器主体模块的硬件设计 | 第53-68页 |
| 4.1 编码器主体结构设计思想 | 第53-55页 |
| 4.2 DCT模块的硬件实现 | 第55-59页 |
| 4.2.1 1D-DCT硬件设计 | 第55-58页 |
| 4.2.2 2D-DCT硬件设计 | 第58-59页 |
| 4.3 量化模块的硬件设计 | 第59-61页 |
| 4.4 熵编码硬件模块 | 第61-65页 |
| 4.4.1 DPCM模块硬件设计 | 第62-63页 |
| 4.4.2 RLC模块硬件设计 | 第63-64页 |
| 4.4.3 Huffman编码硬件模块 | 第64-65页 |
| 4.5 数据封装模块硬件设计 | 第65-67页 |
| 4.6 本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读学位期间取得学术成果 | 第74页 |