| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 引言 | 第9页 |
| 1.2 锁相技术简介 | 第9-10页 |
| 1.3 锁相技术的发展现状 | 第10-11页 |
| 1.4 声纳接收机的发展现状 | 第11-12页 |
| 1.5 论文的主要工作及设计难点 | 第12-14页 |
| 第2章 锁相环路仿真与电路测试 | 第14-40页 |
| 2.1 锁相环原理 | 第14-18页 |
| 2.1.1 锁相环的构成 | 第14页 |
| 2.1.2 锁相环的工作原理 | 第14-15页 |
| 2.1.3 未锁定状态下的环路特点 | 第15-17页 |
| 2.1.4 锁相环的关键参数 | 第17-18页 |
| 2.2 锁相环仿真软件简介与设置 | 第18-19页 |
| 2.3 环路稳定性仿真分析 | 第19页 |
| 2.4 锁相环路瞬态响应仿真分析 | 第19-23页 |
| 2.4.1 锁相环的仿真参数设置 | 第19-20页 |
| 2.4.2 锁相环瞬态响应仿真结果 | 第20-23页 |
| 2.5 不同中心频率下环路捕捉特性的仿真分析 | 第23页 |
| 2.6 不同环路滤波器参数下环路捕捉特性的仿真分析 | 第23-25页 |
| 2.6.1 不同截止频率下环路捕捉特性仿真结果 | 第23-24页 |
| 2.6.2 不同阻尼因子下环路捕捉特性的仿真结果 | 第24-25页 |
| 2.7 锁相环硬件电路设计 | 第25-28页 |
| 2.7.1 CD4046芯片简介 | 第26-27页 |
| 2.7.2 锁相环路结构及参数选择方法 | 第27-28页 |
| 2.8 锁相环参数设置及捕捉时间测试过程 | 第28-31页 |
| 2.8.1 锁相环电路参数设置 | 第28-29页 |
| 2.8.2 锁相环捕捉时间测量过程 | 第29-31页 |
| 2.9 基于锁相环硬件电路CW脉冲信号的捕捉特性 | 第31-38页 |
| 2.9.1 不同中心频率下锁相环路的捕捉性能 | 第31-32页 |
| 2.9.2 不同环路滤波器参数下锁相环电路的捕捉性能 | 第32-35页 |
| 2.9.3 输入信噪比不同的信号锁相环路的捕捉性能 | 第35-36页 |
| 2.9.4 基带频率不同时锁相环的捕捉性能 | 第36-37页 |
| 2.9.5 输入信号脉宽及幅度不同时锁相环的捕捉性能 | 第37-38页 |
| 2.10 CW脉冲信号的锁相环路捕捉特性 | 第38-39页 |
| 2.11 本章小结 | 第39-40页 |
| 第3章 锁相声纳接收电路设计 | 第40-54页 |
| 3.1 锁相声纳接收电路设计方案 | 第40-41页 |
| 3.2 前级放大电路设计 | 第41-45页 |
| 3.2.1 差分放大电路 | 第41-44页 |
| 3.2.2 固定增益反相放大电路 | 第44-45页 |
| 3.3 带通滤波器设计 | 第45-47页 |
| 3.4 锁相环路设计 | 第47-49页 |
| 3.4.1 锁相环路Ⅰ | 第47-48页 |
| 3.4.2 锁相环路Ⅱ | 第48-49页 |
| 3.5 电源设计 | 第49-50页 |
| 3.6 程序设计 | 第50-53页 |
| 3.6.1 程序流程图 | 第50-51页 |
| 3.6.2 测频方法 | 第51-52页 |
| 3.6.3 反馈控制电压 | 第52-53页 |
| 3.7 本章小结 | 第53-54页 |
| 第4章 系统测试结果 | 第54-59页 |
| 4.1 系统测试平台 | 第54页 |
| 4.2 锁相声纳接收电路测试结果 | 第54-57页 |
| 4.2.1 锁相声纳接收电路输出频率与捕捉时间测量 | 第55-56页 |
| 4.2.2 相位一致性及功耗测量 | 第56-57页 |
| 4.3 锁相声纳接收电路性能 | 第57-58页 |
| 4.3.1 与常规声纳接收机性能对比 | 第57-58页 |
| 4.3.2 锁相声纳接收电路优缺点 | 第58页 |
| 4.4 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第63-64页 |
| 致谢 | 第64-65页 |
| 附录A | 第65-66页 |
| 附录B | 第66-67页 |
| 附录C | 第67页 |
