| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16-17页 |
| 1.2 国内外研究现状 | 第17页 |
| 1.3 论文研究目标和研究内容 | 第17-18页 |
| 1.4 论文章节安排 | 第18-20页 |
| 第二章 软硬件系统中的接口技术分析 | 第20-34页 |
| 2.1 组合逻辑 | 第20页 |
| 2.2 时序逻辑 | 第20-21页 |
| 2.3 串行化输入的时序逻辑 | 第21-23页 |
| 2.3.1 固定长度输入输出时序逻辑结构 | 第22页 |
| 2.3.2 不定长度输入输出时序逻辑结构 | 第22-23页 |
| 2.4 硬件算法ip核的一般结构 | 第23页 |
| 2.5 通过异步FIFO实现硬件接口的统一 | 第23-26页 |
| 2.5.1 异步FIFO提高输入输出的包容性 | 第23-24页 |
| 2.5.2 输入输出控制器实现 | 第24-25页 |
| 2.5.3 统一不同算法模块的接口形式 | 第25-26页 |
| 2.6 软件硬件接口 | 第26-29页 |
| 2.6.1 总线读控制器结构 | 第27页 |
| 2.6.2 总线写控制器结构 | 第27-28页 |
| 2.6.3 硬件从接口控制器的结构 | 第28-29页 |
| 2.7 环形多帧缓存 | 第29-32页 |
| 2.7.1 环形多帧缓存结构 | 第29-32页 |
| 2.7.2 环形多帧缓存应用场景 | 第32页 |
| 2.8 RDFSPCS结构总结 | 第32-34页 |
| 2.8.1 RDFSPCS结构特点 | 第32-33页 |
| 2.8.2 RDFSPCS结构系统工作过程 | 第33-34页 |
| 第三章 RDFSPCS结构接口的具体实现 | 第34-58页 |
| 3.1 DMA控制器实现 | 第34-46页 |
| 3.1.1 写DMA控制器组件实现 | 第35-38页 |
| 3.1.2 读DMA控制器组件实现 | 第38-41页 |
| 3.1.3 DMA控制器共享组件实现 | 第41-46页 |
| 3.2 环形缓存控制器实现 | 第46-53页 |
| 3.2.1 模块概述 | 第46-52页 |
| 3.2.2 写入帧控制器实现 | 第52页 |
| 3.2.3 读取帧控制器实现 | 第52-53页 |
| 3.3 从接口控制器实现 | 第53-55页 |
| 3.3.1 状态只读从接口实现 | 第53-54页 |
| 3.3.2 参数控制寄存器从接口实现 | 第54页 |
| 3.3.3 脉冲发生从接口实现 | 第54-55页 |
| 3.4 基于Qsys的系统集成方式 | 第55-58页 |
| 3.4.1 总线部件的封装 | 第55-56页 |
| 3.4.2 总线系统的连接 | 第56-57页 |
| 3.4.3 软硬件接口的调试及编程 | 第57-58页 |
| 第四章 RDFSPCS结构接口在视频处理系统中的应用 | 第58-84页 |
| 4.1 目标系统概要说明 | 第58-60页 |
| 4.1.1 系统功能概要 | 第58-59页 |
| 4.1.2 系统实现软硬件平台环境 | 第59-60页 |
| 4.2 详细指标确定及系统方案 | 第60-63页 |
| 4.2.1 视频实时显示链路分析 | 第61页 |
| 4.2.2 视频压缩链路分析 | 第61-62页 |
| 4.2.3 Bayer转RGB/YUV图像数据格式算法 | 第62-63页 |
| 4.3 H.264视频编码系统中的各模块的具体实现 | 第63-74页 |
| 4.3.1 Bayer同步视频格式图像数据缓存模块 | 第63-64页 |
| 4.3.2 Bayer缓存转VGA显示模块 | 第64-66页 |
| 4.3.3 Bayer同步视频转YUV缓存模块 | 第66-69页 |
| 4.3.4 H.264编码器模块 | 第69-74页 |
| 4.4 系统测试 | 第74-84页 |
| 4.4.1 测试工具及环境说明 | 第74页 |
| 4.4.2 系统的功能仿真验证 | 第74-77页 |
| 4.4.3 系统实测System Console验证 | 第77-80页 |
| 4.4.4 系统实测HPS上Linux视频应用验证 | 第80-82页 |
| 4.4.5 视频编码系统性能测试 | 第82-84页 |
| 第五章 总结与展望 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
