| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| Chapter 1 Introduction | 第17-26页 |
| 1.1 Background and Related Work | 第17-22页 |
| 1.2 Problem Statement | 第22-23页 |
| 1.3 Thesis Outline | 第23-26页 |
| Chapter 2 Optimization of Core Processor Architecture | 第26-65页 |
| 2.1 Instruction Decompressor Design | 第27-53页 |
| 2.1.1 FlexCore Processor Architecture | 第29-31页 |
| 2.1.2 Flexible Datapath Interconnect | 第31-32页 |
| 2.1.3 The FlexSoC Framework | 第32-34页 |
| 2.1.4 Existing Compression Schemes | 第34-35页 |
| 2.1.5 Implementation of Compression scheme | 第35-38页 |
| 2.1.6 Instruction Decompressor | 第38-42页 |
| 2.1.7 Implementation of Instruction Decompressor | 第42-51页 |
| 2.1.8 Discussion on Synthesis Results | 第51-53页 |
| 2.2 Arithmetic Logic Unit Design | 第53-63页 |
| 2.2.1 ALU Design- Verification | 第53-55页 |
| 2.2.2 ALU Design- Basic Synthesis | 第55-58页 |
| 2.2.3 ALU Design- Design Respin and Power analysis | 第58-62页 |
| 2.2.4 ALU Design- Place and Route | 第62-63页 |
| 2.3 Conclusion | 第63-65页 |
| Chapter 3 Application Specific Accelerator Design | 第65-111页 |
| 3.1 CORDIC Accelerator Design | 第66-91页 |
| 3.1.1 Standard CORDIC Algorithm | 第68-72页 |
| 3.1.2 Hardware Mapping of Standard CORDIC | 第72-73页 |
| 3.1.3 Standard CORDIC Hardware Accelerator | 第73-79页 |
| 3.1.4 Modified CORDIC Algorithm | 第79-85页 |
| 3.1.5 Modified CORDIC Hardware Accelerator | 第85-91页 |
| 3.2 CRC Accelerator Design | 第91-98页 |
| 3.2.1 CRC Computation Techniques | 第91-93页 |
| 3.2.2 CRC Accelerator Implementation | 第93-96页 |
| 3.2.3 Integration of CRC Accelerator with MicroBlaze | 第96-98页 |
| 3.3 Viterbi Accelerator Design | 第98-109页 |
| 3.3.1 Convolutional Encoding and Viterbi Decoding | 第100-102页 |
| 3.3.2 Initial Viterbi Decoder | 第102-103页 |
| 3.3.3 Mixed HW/SW Viterbi Accelerator | 第103-106页 |
| 3.3.4 Integration of Viterbi Accelerator with MicroBlaze | 第106-109页 |
| 3.4 Conclusion | 第109-111页 |
| Chapter 4 Heterogeneous Architectures | 第111-143页 |
| 4.1 Digital Hearing Aid | 第112-122页 |
| 4.1.1 Types of Hearing Aids | 第114-115页 |
| 4.1.2 Signal Processing Techniques | 第115页 |
| 4.1.3 Basic Description of System | 第115-117页 |
| 4.1.4 Mixed Hardware/Software Implementation | 第117-119页 |
| 4.1.5 Hardware Implementation | 第119-122页 |
| 4.2 Distance and Speed Measurement | 第122-141页 |
| 4.2.1 Software Implementation | 第125-129页 |
| 4.2.2 Mixed Hardware/Software Implementation | 第129-133页 |
| 4.2.3 Hardware Implementation | 第133-135页 |
| 4.2.4 ASIC Implementation | 第135-141页 |
| 4.3 Conclusion | 第141-143页 |
| Chapter 5 Conclusion and Future Directions | 第143-146页 |
| 5.1 Summary | 第143-144页 |
| 5.2 Future Directions | 第144-146页 |
| References | 第146-171页 |
| Acknowledgements | 第171-173页 |
| List of Publications | 第173-174页 |
