65nm工艺下一种新型MBU加固SRAM的设计与实现
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-19页 |
| ·课题研究背景 | 第11-14页 |
| ·SRAM抗辐射加固的迫切需求 | 第11-12页 |
| ·工艺尺寸缩减带来的挑战 | 第12-14页 |
| ·相关研究现状 | 第14-16页 |
| ·课题研究内容与结构 | 第16-19页 |
| ·本文的主要研究内容 | 第16-17页 |
| ·本文的组织结构 | 第17-19页 |
| 第二章 新型抗MBU加固存储单元设计 | 第19-36页 |
| ·传统加固存储单元中的MBU问题 | 第19-21页 |
| ·基于隔离管的抗MBU加固存储单元设计 | 第21-26页 |
| ·电路结构 | 第21-23页 |
| ·版图结构 | 第23-26页 |
| ·隔离管尺寸的折中设计 | 第26-34页 |
| ·静态噪声容限 | 第26-30页 |
| ·抗辐射性能 | 第30-32页 |
| ·读写性能 | 第32-34页 |
| ·性能对比 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 外围模块的SET加固设计 | 第36-48页 |
| ·灵敏放大器的加固设计 | 第36-44页 |
| ·常用的灵敏放大器设计 | 第36-39页 |
| ·抗辐射灵敏放大器的加固设计 | 第39-43页 |
| ·模拟比较 | 第43-44页 |
| ·组合逻辑电路的加固设计 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 抗辐射SRAM的设计与实现 | 第48-64页 |
| ·SRAM整体结构 | 第48-50页 |
| ·电路设计 | 第50-60页 |
| ·译码电路 | 第50-53页 |
| ·读写使能电路 | 第53-55页 |
| ·虚拟存储电路 | 第55-56页 |
| ·时钟控制电路 | 第56-59页 |
| ·电路的功能验证 | 第59-60页 |
| ·版图设计 | 第60-63页 |
| ·布局规划 | 第60-61页 |
| ·抗辐射加固 | 第61-62页 |
| ·实现结果 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 抗辐射SRAM的验证与性能分析 | 第64-71页 |
| ·物理验证 | 第64-65页 |
| ·功能验证 | 第65-66页 |
| ·抗辐射性能模拟 | 第66-68页 |
| ·常规性能分析 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 结束语 | 第71-73页 |
| ·论文的工作总结 | 第71页 |
| ·未来的工作展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-79页 |
| 作者在学期间取得的学术成果 | 第79页 |
